本帖最后由 blacksword 于 2012-12-8 08:32 编辑
对于各种器件的输出引脚，讲到三态，高电平输出、低电平输出、及高阻态。其中的高阻。基本上有硬件常识的人都清楚其作用主要有：节电、将该引脚电流效果上断开，避免其对系统上其它电路的不良影响。
然而对于输入引脚也有引脚，好多人都不理解，并认为没有必要。其实输入引脚，在我们的系统中非常常见，比如各种RAM芯片的引脚，输入时，如果\CS为高电平，则大多处于高阻状态。FPGA设计的书上或是各大牛人也通常会告诫我们，不用的引脚一定要设为高阻态。
除共同的节电作用外。高阻态引脚，输出高阻态你可以看着避免对别人产生影响。而输入高阻态状态，既避免对别人产生影响，还避免了受到别人的影响。
在ＣＰＵ上的高阻态无流引脚，还可以做特殊的测量之用，如本站贴子“如何使单个LED同时具备光发射和检测功能” |
楼主
标题置顶
标题高亮
