发新帖我要提问
返回列表
打印

关于ALTPLL 外部时钟输出管脚

[复制链接]
2107|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
DMCY99|  楼主 | 2012-12-10 16:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
外部时钟, 管脚, PLL, 编译, cyclone
CYCLONE IV E 器件内部的PLL，，PLL外部时钟输出口是一对，当作为单端时钟输出，如何配置从那个脚输出，PCB设计师是从PLL3_CLKOUTn   编译不过，修改到PLL3_CLKOUTp就能编译通过，，请问如何设置，使其可以从PLL3_CLKOUTn   管脚输出呢。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
DMCY99|  楼主 | 2012-12-10 16:41 | 只看该作者

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2012-12-10 21:49 | 只看该作者
altera的我没有了解，看下手册吧。

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2012-12-17 21:28 | 只看该作者
kaiseradler 发表于 2012-12-17 17:52
你提供一个工程，我可以给你看看

感谢

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2012-12-17 21:31 | 只看该作者

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

DMCY99

14

主题

41

帖子

0

粉丝