21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 关于ALTPLL 外部时钟输出管脚
返回列表 发新帖我要提问

关于ALTPLL 外部时钟输出管脚

[复制链接]
2828|4
 楼主| DMCY99 发表于 2012-12-10 16:40 | 显示全部楼层 |阅读模式
外部时钟, 管脚, PLL, 编译, cyclone
CYCLONE IV E 器件内部的PLL，，PLL外部时钟输出口是一对，当作为单端时钟输出，如何配置从那个脚输出，PCB设计师是从PLL3_CLKOUTn   编译不过，修改到PLL3_CLKOUTp就能编译通过，，请问如何设置，使其可以从PLL3_CLKOUTn   管脚输出呢。
回复

收藏 举报

相关帖子
 楼主| DMCY99 发表于 2012-12-10 16:41 | 显示全部楼层
回复

收藏 举报

GoldSunMonkey 发表于 2012-12-10 21:49 | 显示全部楼层
altera的我没有了解，看下手册吧。
回复

收藏 举报

GoldSunMonkey 发表于 2012-12-17 21:28 | 显示全部楼层
kaiseradler 发表于 2012-12-17 17:52
你提供一个工程，我可以给你看看

感谢
回复

收藏 举报

GoldSunMonkey 发表于 2012-12-17 21:31 | 显示全部楼层
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

DMCY99

14

主题

41

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部