发新帖我要提问
返回列表
打印

VHDL这个警告怎么消除？

[复制链接]
1245|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
entepino|  楼主 | 2012-12-12 15:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, 时钟, ck, Clocks, AN
  Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew。
  Baidu了一下，就是说由输入时钟产生的一个时钟容易引起时钟倾斜clock skew，建议再在外部加入一个单独的时钟。我不想加单独的时钟，有什么办法消除这个警告。谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
atua| | 2012-12-12 19:53 | 只看该作者
门控时钟？最好别这么玩

使用特权

评论回复 赏
板凳
GoldSunMonkey| | 2012-12-12 19:58 | 只看该作者
不要用门控时钟

使用特权

评论回复 赏
地板
shang651| | 2012-12-12 20:09 | 只看该作者
听两位版主的

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2012-12-12 20:51 | 只看该作者
由于产生了门控时钟造成的，还是不要这么玩

使用特权

评论回复 赏
6楼
gygp| | 2012-12-12 22:15 | 只看该作者
只能飘过学习一下了！

使用特权

评论回复 赏
7楼
hawksabre| | 2012-12-13 18:44 | 只看该作者
应该是时钟的问题  帮你顶一个  呵呵  希望猴哥能够解答  呵呵

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2012-12-13 23:43 | 只看该作者
:)

使用特权

评论回复 赏
9楼
jakfens| | 2012-12-14 10:01 | 只看该作者
:lol用组合逻辑控制时钟

使用特权

评论回复 赏
10楼
GoldSunMonkey| | 2012-12-14 22:27 | 只看该作者
请结帖

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

entepino

211

主题

649

帖子

2

粉丝