发新帖我要提问
返回列表
打印

基于verilog设计的秒表

[复制链接]
1537|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
王一冰|  楼主 | 2012-12-13 20:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 时钟, FPGA, hz, 信号测试
FPGA是DE2，提供的时钟频率是50MHZ的。本人刚刚学习verilog，求一个完整程序能够在DE2开发板上验证的，谢谢。各位帮帮忙！要求是：1）使用4对（8个）数码管，分别显示小时、分钟、秒、10ms
                                                   （2）计时误差每天小于2秒，自留时钟信号测试引脚
                            （3）计时逻辑合理，不允许使用乘除法及取余运算
                            （4）可以通过三个按键实现调节时间。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

王一冰

1

主题

1

帖子

0

粉丝