发新帖我要提问
返回列表
打印

FIFO DRAM 的基本结构FIFO(First in First out) 符合高速影像先进先出

[复制链接]
1337|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
vincent_yeh|  楼主 | 2012-12-19 11:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FIR, 影像, ST, RS, DRAM
一．独立的写入/ 输出程序，较低的输入clock rate,可有效地为贵司简化开发成本以及时间。
二．支援影像/图像数位资料VGA到1080p,内部架构为8Mx 16bit**体架构，最高速度可达到150MHz,可满足1080p的设计需求。
三．具有输入/输出智能控制(enable control) , 可做双倍**体(double buffer)控制，在frame 图框控制编程上尤其方便。
如有任何需求，欢迎随时咨询：
联系人： 龚先生 （茂晶骏龙有限公司）
电话：86755-8828-5788
邮箱：DragonG@gfei.com.hk


使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

vincent_yeh

0

主题

0

帖子

0

粉丝