每个DSP48E单元包括一个2输入乘法器,其后是多路选择器和3输入加法器/减法器/累加器。DSP48E的乘法器有非对称输入结构,支持18×25的二进制补码乘法。该乘法器以两个部分积的形式产生一个43位的二进制补码结果,该部分积经由X和Y多路复用器符号扩展为48位,然后输入后级的三输入加法器。这样当使用乘法器时,该加法器有效地变为二输入的加法器。 第2级的加法器/减法器在前级乘法器不用时可接受3个48位的二进制补码操作数,产生一个48位的二进制补码结果。设置USE MULT属性为NONE,配合适当的OPMODE设置可不使用乘法器。在SIMD模式下,48位加法器/减法器也支持带CARRYOUT位的双24位或四12位SIMD算术运算。在该模式下通过动态的ALUMODE控制信号,2输入的48位位逻辑运算也可支持。 更高级的DSP功能可以通过级联同一列中的DSP48E单元来实现,两个数据路径(ACOUTand BCOUT)和DSP48E的输出(PCOUT、MULTSIGNOUT和CARRYCASCOUT)提供了这种级联的能力。例如,FIR滤波器设计可以用级联的输入来安排一系列的输入数据采样,采用级联输出来安排一系列的部分输出结果。由于这种级联不使用普通逻辑的走线,所以是一种高性能低功耗的DSP滤波器实现方式。 C输入端口可以形成多组3输入算术功能,如3输入加法、带单个加法的二输入乘法。另一个有价值的功能是支持对称舍入的“逼进零”或“逼进无限”的乘法操作,C输入端口和特定数值检测器一起也支持收敛舍入。 对于多精度算术运算,DSP48E提供17位右移功能。这样DSP48E产生的一个部分积可以右移调整后在相邻的DSP48E中和下一部分积相加,采用该技术DSP48E可于构建更大的乘法器。 对于输入操作数、中间乘积和累加器输出的可编程流水处理增加了DSP处理的数据吞吐能力,48位的内部总线(PCOUT/PCIN)允许在同一列的DSP48E单元级联。当不同列的DSP48E需要连接时,则需要利用普通逻辑资源。 数值检测器位于DSP48E的后端,可支持收敛舍入、溢出/下溢及累加器的终值检测(计数器自动复位),数值检测器也支持在某些位忽略下检测DSP48E输出的特定数值。 |