发新帖我要提问
返回列表
打印

请教大家一个关于全局时钟的问题

[复制链接]
2787|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
jguang|  楼主 | 2012-12-26 09:20 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
时钟, AC, LTE, AN, Spartan-6

大家好，这是我们这一个原理图上的全局时钟，用的是altera的E40系列的芯片，当时是说多多把CLK和CLKOUT连到一起，现在我改用Spartan-6了，这块应该怎么实现呢？GCLK管脚该和谁连能实现上述功能，我下载了Xilinx的时钟管理模块资料，看的不是很明白。
还想请教诸位兄弟一个问题，这样连有什么好处？
刚刚想深入的接触FPGA，希望各位兄弟不吝指教！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zbhbyc| | 2012-12-26 09:37 | 只看该作者
不知道你要实现啥功能

使用特权

评论回复 赏
板凳
jguang|  楼主 | 2012-12-26 10:18 | 只看该作者
zbhbyc 发表于 2012-12-26 09:37
不知道你要实现啥功能

就是想实现一个晶振输入全局时钟，其他的可以通过PLL输出，变成独立的时钟，再输入到其他GCLK全局时钟管脚，这样就可以节省晶振而实现多个全局时钟输入了~

使用特权

评论回复 赏
地板
atua| | 2012-12-26 10:29 | 只看该作者
jguang 发表于 2012-12-26 10:18
就是想实现一个晶振输入全局时钟，其他的可以通过PLL输出，变成独立的时钟，再输入到其他GCLK全局时钟管 ...

为啥不直接在片内使用PLL输出,一定要到外面转一圈呢?

使用特权

评论回复 赏
5楼
jguang|  楼主 | 2012-12-26 10:34 | 只看该作者
atua 发表于 2012-12-26 10:29
为啥不直接在片内使用PLL输出,一定要到外面转一圈呢?

恩，已经弄明白啦，呵呵，谢谢啊，Xilinx都是在片内解决的。
另外再想请教一个问题，我现在用的是spartan-6    XC6SLX45芯片，片外PROM我选的是XCF16P，一片XCF16P够用吗？

使用特权

评论回复 赏
6楼
atua| | 2012-12-26 10:38 | 只看该作者
jguang 发表于 2012-12-26 10:34
恩，已经弄明白啦，呵呵，谢谢啊，Xilinx都是在片内解决的。
另外再想请教一个问题，我现在用的是spartan ...

这个问题直接看数据手册就可以找到答案了

使用特权

评论回复 赏
7楼
zbhbyc| | 2012-12-26 12:51 | 只看该作者
jguang 发表于 2012-12-26 10:18
就是想实现一个晶振输入全局时钟，其他的可以通过PLL输出，变成独立的时钟，再输入到其他GCLK全局时钟管 ...

PLL 输出的时钟，采用BUFG例化得到全局时钟

使用特权

评论回复 赏
8楼
Backkom80| | 2012-12-26 13:29 | 只看该作者
:)

使用特权

评论回复 赏
9楼
GoldSunMonkey| | 2012-12-27 21:45 | 只看该作者
:)

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jguang

0

主题

0

帖子

0

粉丝