打印

我与赛灵思的2012+爱上你才有未来

[复制链接]
2364|23
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shaoye7031|  楼主 | 2012-12-27 16:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
2012年9月7日,中国北京 — — All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )与赛灵思联盟计划认证成员Barco Silex公司近日在2012国际广播电视设备展(IBC 2012 )上宣布推出一款双方联合开发的综合性平台,该平台集硬件验证IP、参考设计和系统集成服务于一身,可支持赛灵思All Programmable FPGA和SoC,有助于简化IP视频解决方案的开发工作。该产品的推出将帮助广播设备OEM厂商加速产品开发进程,为已有产品和处于开发阶段的新产品添加最先进的IP视频传输功能。

赛灵思广播与消费市场营销总监Ben Runyan表示:“行业标准的不确定性使广播公司向IP基础设施的转型过程变得更加复杂,同时也给设备制造商实现这些新兴标准带来了巨大压力。借助综合的FPGA平台所提供的‘一站式’服务功能,制造商可以开发出具有‘前瞻性’的IP视频解决方案。制造商不仅可以利用赛灵思7系列FPGA的可重编程性确保产品符合不断发展的标准,还能利用这种可编程平台加快产品开发速度,并把经历重点用在实现产品特性和功能创新。”

Barco Silex首席执行官Thierry Watteyne表示:“这种合作有利于发挥各自的长处,给广播设备OEM厂商带来福音,帮助他们加快新IP视频解决方案的开发工作并适应重大标准、规范和协议的变化。Barco Silex和赛灵思携手为制造商提供了一款真正的卓越的平台,可将硬件验证IP和参考设计融为一体,并具备丰富的系统集成和设计服务支持。”

首款平台采用赛灵思28nm 7系列现场可编程门阵列(FPGA)。7系列FPGA由三个子系列 (Artix, Kintex, Virtex)组成,能够全面满足OEM厂商的各种系统要求——从低成本大批量应用到最严格的高性能应用。7系列器件为赛灵思目标设计平台(TDP)奠定了可编程芯片基础,使广播OEM厂商能够集中精力实现产品创新和差异化。

Barco Silex在合作中主要发挥系统集成作用。具体而言,Barco Silex负责对赛灵思(SMPTE 2022、SMPTE SDI、以太网MAC)和Barco Silex(JPEG2000、高性能存储控制器)的多种IP核进行集成,解决多IP模块共享存储系统所固有的系统集成难题,并最终将多路视频流捆绑到一个工作系统内。通过在系统级参考设计中整合针对这些问题的解决方案,赛灵思和Barco Silex可以帮助客户更加迅速地向市场投放新产品。

如果希望更加具体地调整设计或者客户想进一步加快产品开发流程,那么就要用到额外的通道、特性或者功能。此时,广播设备OEM厂商就可以利用Barco Silex的丰富设计服务来满足以上要求。

该综合性平台集成了视频接口、处理和压缩内核以及各种视频IP协议标准(比如SMPTE 2022),可实现更快的产品设计。另外,该平台还能集成多个IP视频通道,从而大幅增加了每个机架单元所支持的通道数量。通道密度的增加可减少占位面积,进而降低整体系统成本,而且密度更高的架构可以减少相同通道数所需的器件和板卡的数量也可以有效地降低功耗。

该平台适用于多种产品,主要有:
IP视频传输桥接器
路由器和制作切换器
编码器

关于Barco-Silex
Barco Silex是承包工程服务、定制软硬件开发和知识产权(IP)方面的领先供应商。在积极持续的创新推动下,Barco Silex始终在竞争中处于领先地位。从1991年以来,Barco Silex一直专业从事视频编码、加密、安全和存储控制器领域的定制电子设计工作(ASIC、FPGA、DSP、板件)。Barco Silex能够在整个产品生命周期内持续提供最优的支持服务。

相关帖子

沙发
shaoye7031|  楼主 | 2012-12-27 16:12 | 只看该作者
All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布推出Vivado设计套件的WebPACK版本,使设计人员能够立即免费获得业界首款SoC级的设计环境的器件专用版。WebPACK版本随Vivado设计套件2012.4版的发布而推出,可提供与Vivado设计套件设计版本相同的以IP和系统为中心的设计流程,集成和实现速度比其它可选方案快4倍之多。

  赛灵思公司设计方法高级市场总监Tom Feist指出:“实践证明,我们历经数年推出的赛灵思Vivado设计套件的WebPACK版,倍受设计团队和大学研究机构的青睐,每季度下载量超过2万余次。借助Vivado设计套件2012.4版的推出,我们可为这些全球的客户和教育机构带来生产力更高的Vivado设计套件。”

使用特权

评论回复
板凳
shaoye7031|  楼主 | 2012-12-27 16:13 | 只看该作者
All Programmable技术和器件的领先企业赛灵思公司(Xilinx)近日宣布其20nm产品系列发展战略,包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm产品系列建立在业经验证的28nm技术突破之上,在系统性能、功耗和可编程系统集成方面继续领先。通过与赛灵思Vivado设计套件针对最高生产力和结果质量的协同优化, 20nm产品系列将能够满足广泛的下一代各种系统的要求,为行业提供更具吸引力的ASIC和ASSP可编程替代方案。

  赛灵思20nm All Programmable产品系列致力于满足下一代系统的需求,或者更智能、集成度更高的、对带宽要求永无止境的系统的各种要求。包括:1)智能Nx100G - 400G有线网络;2)采用智能自适应天线、认知无线电技术、基带和回程设备的LTE高级无线基站;3)高吞吐量低功耗数据中心存储、智能网络和高度集成的低时延应用加速;4)图像/视频处理以及面向新一代显示、专业摄像机、工厂自动化、高级汽车驾驶员辅助和监视系统的嵌入式视觉;5)面向几乎所有可以想象到的应用的尖端连接技术。

  赛灵思全球高级副总裁、亚太区执行总裁汤立人称, Xilinx在20nm的另一个优势是制造工艺方面,现在赛灵思的28nm采用的是TSMC的HPL工艺,而竞争企业采用的是HP(高性能)和LP(低功耗)工艺。20nm时代,TSMC将只推一种工艺——20nm SoC,是在HPL工艺基础上演进而来的,因此对Xilinx向20nm工艺演进带来便捷。

  在20nm系列开发上, 赛灵思与几百家实际客户共同调整优化真正的SoC和3D IC产品;开发新的生态系统、供应链和提升质量和可靠度的各种工艺流程技术;并将这些器件与其下一代Vivado设计工具“协同优化”;重新定义高性能收发器在系统中的设计优化方法等。 这些优势让赛灵思能够将20nm工艺的附加价值更有效地引入到28nm工艺所开创并经验证的每项技术中。

使用特权

评论回复
地板
shaoye7031|  楼主 | 2012-12-27 16:15 | 只看该作者
All Programmable FPGA、SoC和3D IC的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布推出针对采用Virtex®-7 FPGA 集成模块设计的全新解决方案, 该集成模块可支持PCI Express (简称PCI-E) 3.0 x8标准和 DDR3 外部存储器,能为开发人员提供立即启动基于PCI-E 3.0的设计所需的全部构建模块。赛灵思符合PCI-E 3.0 标准的集成模块结合中速级别(mid-speed grade)器件对 1866 Mb/s 高速存储器接口的支持,能让客户针对系统带宽要求更高的通信、存储、服务器等应用,设计出各种符合需求的系统。

  相对于同类竞争存储器解决方案,赛灵思的这款集成模块解决方案把性能提升了 40%,可为中速级别器件带来最高的存储器数据速率,同时通过 Virtex-7 XT 器件的内置功能支持单根 I/O 虚拟化(single-root I/O virtualization)和多功能端点,可以满足数据中心和云计算的最新要求,进而帮助客户提高生产力。  




  赛灵思公司 PCI Express 产品经理 Ketan Mehta 指出:“有了该集成模块,客户不仅拥有实现高性能PCI-E 3.0 x8设计所需的组件,而且还能通过使用中速级别器件尽可能降低材料成本。此外,赛灵思还能通过业界领先的收发器技术实现最高生产力水平,通过自动调节功能快速建立起有效的链接,包括提供自适应判定反馈均衡 (DFE) 技术。这样,我们就能简化支持PCI-E 3.0标准的高速串行收发器的设置与使用,从而动态加速开发进程。”

  Virtex-7 XT 和 HT FPGA 是第一代集成符合PCI-E 3.0标准的硬 IP 核的赛灵思All Programmable 器件。Kintex™-7 和 Virtex-7 FPGA 均采用 1866 Mb/s DDR3 外部存储器接口,可进一步提高 PCI Express 系统的吞吐量。赛灵思的 PCI Express Gen3 视频演示了一款现成的 PCI Express Gen3 系统中运行在 Virtex-7 X690T FPGA 上的集成模块。

  对于不需要PCI-E 3.0标准集成模块的设计,可通过包括 Northwest Logic 和 PLDA 等在内的赛灵思联盟成员提供软 IP 核支持。

使用特权

评论回复
5
shaoye7031|  楼主 | 2012-12-27 22:13 | 只看该作者
基于赛灵思FPGA和MCU结构的线性调频高度表_更新于2010.zip (86.29 KB)


使用特权

评论回复
6
shaoye7031|  楼主 | 2012-12-27 22:14 | 只看该作者
赛灵思spartan6系列FPGA片内资源设计指导.pdf (2.9 MB)

使用特权

评论回复
7
shaoye7031|  楼主 | 2012-12-27 22:16 | 只看该作者
用SystemVerilog验证赛灵思_FPGA.pdf (677.89 KB)

使用特权

评论回复
8
shaoye7031|  楼主 | 2012-12-27 22:17 | 只看该作者
基于赛灵思FPGA的数字频域干扰抵消器.pdf (992.19 KB)

使用特权

评论回复
9
shaoye7031|  楼主 | 2012-12-27 22:18 | 只看该作者
赛灵思_ISE_设计套件_11.1_为客户量身打造四种工具流程.pdf (397.08 KB)

使用特权

评论回复
10
shaoye7031|  楼主 | 2012-12-27 22:31 | 只看该作者
the_赛灵思最新平台guide_download.pdf (646.53 KB)

使用特权

评论回复
11
shaoye7031|  楼主 | 2012-12-27 22:45 | 只看该作者
赛灵思公司情况说明.pdf (99.85 KB)

使用特权

评论回复
12
GoldSunMonkey| | 2012-12-27 22:49 | 只看该作者
请看清活动规则,如果继续无视规则,胡乱灌水发表**将被处理。谢谢

使用特权

评论回复
13
gaochy1126| | 2012-12-29 00:37 | 只看该作者
资料不错

使用特权

评论回复
14
shaoye7031|  楼主 | 2012-12-29 14:01 | 只看该作者
赛灵思开发基于_ARM_的处理器优先、以处理器为中心的器件.pdf (919.11 KB)

使用特权

评论回复
15
shaoye7031|  楼主 | 2012-12-29 14:02 | 只看该作者
赛灵思Spartan-6FPGA实现PCI_Express兼容系统设计.pdf (94.35 KB)

使用特权

评论回复
16
shaoye7031|  楼主 | 2012-12-29 14:04 | 只看该作者
赛灵思的企业文化是什么?.zip (1.92 KB)

使用特权

评论回复
17
shaoye7031|  楼主 | 2012-12-29 14:05 | 只看该作者
赛灵思开发基于_ARM_的处理器优先、以处理器为中心的器件.zip (821.11 KB)

使用特权

评论回复
18
shaoye7031|  楼主 | 2012-12-29 14:07 | 只看该作者
赛灵思ISE设计流程介绍.zip (12.39 KB)

使用特权

评论回复
19
shaoye7031|  楼主 | 2012-12-29 14:08 | 只看该作者
赛灵思:五点管理哲学.zip (5.19 KB)

使用特权

评论回复
20
shaoye7031|  楼主 | 2012-12-29 14:09 | 只看该作者
赛灵思推出最新Virtex-6/Spartan-6_FPGA连接开发套件.pdf (98.05 KB)

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

37

主题

519

帖子

2

粉丝