发新帖我要提问
返回列表
打印

求助

[复制链接]
1237|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
robbins37|  楼主 | 2012-12-28 14:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
TE, ck, TI, IO, se
在写VHDL中出现了Warning: Circuit may not operate. Detected 1 non-operational path(s) clocked by clock "CLK" with clock skew larger than data delay. See Compilation Report for details.这种时钟偏移一般是由什么引起的？该怎么去解决这类问题？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
robbins37|  楼主 | 2012-12-28 14:10 | 只看该作者
求助啊

使用特权

评论回复 赏
板凳
atua| | 2012-12-28 18:32 | 只看该作者
CLK是计数器的输出？

使用特权

评论回复 赏
地板
shiyinjita| | 2012-12-28 21:40 | 只看该作者
时钟便宜的原因很多，或者是没有走全局时钟，或者控制信号的扇出过大，没有看你程序，具体不好说

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

robbins37

10

主题

160

帖子

2

粉丝