打印

ISE综合过程中,两个模块放一块的综合频率大于其中一个模块的单独综合频率

[复制链接]
2537|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
neufeifatonju|  楼主 | 2012-12-28 21:17 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
编写了一套程序,分两个模块。第一个模块:对输入的数据进行了一些处理,然后选择其中的一小部分有用数据给第二个模块。第二个模块:对来至上一个模块的数据进行一些处理。单独对第一个模块综合,最大速度是330MHz,单独对第二个模块仿真,速度是160MHz。系统需要至少200MHz以上速度,以为速度不够。但是意外的发现两个模块一块综合的时候速度居然能到240MHz。
    不明白其中原因,希望高手解释。
    猜想是第二个模块单独综合的速度是持续运行的速度,频率低,但是与第一个模块一块综合时,由于第二个模块只用到了第一个模块的极少部分数据,由此系统频率大于第二个模块单独综合的频率。不知道对不对。

相关帖子

沙发
neufeifatonju|  楼主 | 2012-12-28 21:21 | 只看该作者
呼叫高手

使用特权

评论回复
板凳
shiyinjita| | 2012-12-28 21:42 | 只看该作者
neufeifatonju 发表于 2012-12-28 21:21
呼叫高手

你看一下时须报告中的关键路径是怎么走的,不久清楚了吗

使用特权

评论回复
地板
neufeifatonju|  楼主 | 2012-12-28 21:50 | 只看该作者
shiyinjita 发表于 2012-12-28 21:42
你看一下时须报告中的关键路径是怎么走的,不久清楚了吗

谢谢提醒!这个明天我看看的,不过软件默认综合,两个模块一块综合的关键路劲不会比一个模块单独综合的关键路径更具有速度优势吧?

使用特权

评论回复
5
shiyinjita| | 2012-12-28 21:55 | 只看该作者
neufeifatonju 发表于 2012-12-28 21:50
谢谢提醒!这个明天我看看的,不过软件默认综合,两个模块一块综合的关键路劲不会比一个模块单独综合的关 ...

我怀疑一起综合的时候,是不是系统优化了什么呢 。

使用特权

评论回复
6
neufeifatonju|  楼主 | 2012-12-28 22:25 | 只看该作者
shiyinjita 发表于 2012-12-28 21:55
我怀疑一起综合的时候,是不是系统优化了什么呢 。

谢谢你了,不过不知道是不是优化了,优化的什么,怎么优化的。虽然用过一段时间的FPGA,但比较少关心内部如何去实现的,各种电路是怎么搭建的,如何去优化等等,还得好好玩啊

使用特权

评论回复
7
GoldSunMonkey| | 2012-12-28 22:26 | 只看该作者
这个工具的事情,我也不好多说什么

使用特权

评论回复
8
GoldSunMonkey| | 2012-12-28 22:26 | 只看该作者
工具这么认为的,我也不知道为什么

使用特权

评论回复
9
robbins37| | 2013-1-28 23:42 | 只看该作者
如果是工具的问题就不要太纠结 知道怎么用就好了

使用特权

评论回复
10
dwananqinyan| | 2013-1-28 23:51 | 只看该作者
好纠结啊

使用特权

评论回复
11
dousfoulexd| | 2013-1-29 00:09 | 只看该作者
其实工具的事也不要在意 那样就是那样呗

使用特权

评论回复
12
wrigleymint| | 2013-1-29 00:13 | 只看该作者
说得对啊

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

5

主题

372

帖子

1

粉丝