赛灵思Virtex-5 FPGA介绍 Virtex-5系列FPGA是Xilinx 率先发布和量产的65nm 平台FPGA,目前包括LX、LXT、SXT、FXT及TXT等面向不同应用的多个子系列。 Virtex-5系列FPGA最高工作时钟可以达到550MHz,总逻辑单元数多达330,000个。提供了高达11.6 Mbit的灵活嵌入式Block RAM,能有效地存储和缓冲各种运算数据。多达 640个增强型嵌入式DSP48E slice块,可以满足高性能DSP算法加速的需要,实现352 GMACs的性能。Virtex-5 FXT系列FPGA提供多达两个标准的PowerPC 440处理器模块,每个处理器在550 MHz时钟频率下可提供1,100 DMIPS 的性能。利用PowerPC 440嵌入式处理器模块,可快速方便地实现Gbps基站中复杂的控制和通信协议处理。 Virtex-5系列FPGA集成100Mbps–6.5Gbps的高性能收发器,配合FPGA内部编程实现的串行RapidIO逻辑层模块可以实现芯片间和板间高性能的数据交换互连。集成符合IEEE 802.3标准的10/100/1000Mbps以太网MAC硬核,连接外部GE PHY或直接使用FPGA本身的GTP/GTX,就可以实现高性能的千兆以太网接口。 算法对资源的需求及FPGA型号的确定 分析Gbps算法链路中各算法的不同实现特点并对运算量以及使用的主要资源进行估计,可以确定所需要使用的FPGA。表1是资源需求估计与FPGA选择的结果,表2是目标FPGA内部资源情况的总结。
表1 Gbps无线通信基站系统算法链路对FPGA资源的需求
其中,发送端的LDPC编码和接收端的LDPC译码,主要是逻辑运算,无需乘法器资源,因此采用Virtex-5中的LXT实现。同步、FFT/IFFT、调制/解调、空时译码等算法需要消耗大量的乘法器资源,采用集成大量DSP48E模块的SXT系列实现。MAC处理及网络接口采用FXT系列FPGA中的2个PowerPC440处理器以及内嵌的千兆以太网硬核实现。采用FPGA片内的PowerPC处理器,可以大大地降低外部电路设计的复杂度,降低物理层与MAC层间数据交换的复杂性,降低系统传输延迟,而且可以利用PowerPC处理器应用处理加速单元(APU)实现定制的指令,极大地提高MAC处理的效率。
表 2 基站中使用的Virtex-5 FPGA资源及数量统计 |