发新帖我要提问
返回列表
打印

确保Virtex-5 DDR2 存储器接口的信号完整性

[复制链接]
1372|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
DragonKing88|  楼主 | 2013-1-7 10:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, Virtex-5, 存储器接口, 信号完整性, 终端
519-649-xcell24ab08ddr2.pdf (297.67 KB)

本文向初次尝试设计 Xilinx® Virtex™-5 DDR2 存储器接口的工程师介绍了一些窍门，包括关于首选电路拓扑的快速指南，以及采用数控阻抗 (DCI) 片上终端元件来替代外部终端电阻器的利弊概述。此外，本文还介绍了笔者从以往的设计中积累的实用设计指南和 IBIS 仿真结果。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2013-1-7 20:57 | 只看该作者
不错，感谢啊

使用特权

评论回复 赏
板凳
LongChip| | 2013-1-8 18:34 | 只看该作者
:)

使用特权

评论回复 赏
地板
RadarEver| | 2013-1-8 18:37 | 只看该作者
:lol必须提醒我啊

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2013-1-8 19:00 | 只看该作者
RadarEver 发表于 2013-1-8 18:37
必须提醒我啊

为什么呢？

使用特权

评论回复 赏
6楼
xjsxjtu| | 2013-1-12 21:59 | 只看该作者
GoldSunMonkey 发表于 2013-1-8 19:00
为什么呢？

嘿嘿，猴哥，你也得提醒我啊？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

DragonKing88

16

主题

96

帖子

1

粉丝