请教FPGA算法原理

发表于 2013-1-8 13:08

各位好，最近我在按经理的指导做一个任务
我们用10位的ADC采集模拟电压，转换为10位的数字信号，在把这些10位的数字信号进行累加，一共累加63次，把10位的数字量提高到16位
按经理的说法是精度会提高，但是我想知道这是什么原理？用了什么算法？
我现在就是用一个16位宽的寄存器不停的累加，好像很容易有时间延迟过大的报警

发表于 2013-1-8 14:34

累加然后求平均吧，可以滤除一些噪声，精度是可以提高
加法链过长当然会延迟过大，加入流水线就行了

发表于 2013-1-8 15:39

本帖最后由 jlass 于 2013-1-9 09:00 编辑

10位的ADC的最高精度就是10位
你的做法只会使精度无限接近于10位，但绝不会超过10位。

不然你运算个几亿次不是可以把精度提高到几万位。

发表于 2013-1-8 17:39

就是一个多次累加求平均值，
你工作时钟多少M？
16bit的就时序就有问题了？

发表于 2013-1-8 18:51

jlass 发表于 2013-1-8 15:39
纯属扯淡，10位的ADC的最高精度就是10位
你的做法只会使精度无限接近于10位，但绝不会超过10位。
不 ...

嘿嘿，这个我不清楚

发表于 2013-1-8 18:51

jlass 发表于 2013-1-8 15:39
纯属扯淡，10位的ADC的最高精度就是10位
你的做法只会使精度无限接近于10位，但绝不会超过10位。
不 ...

嘿嘿，这个我不清楚

发表于 2013-1-12 22:45

GoldSunMonkey 发表于 2013-1-8 18:51
嘿嘿，这个我不清楚

还有猴哥不清楚的？

发表于 2013-10-17 16:16

累加求平均值，得到的数据要稳定些，

请教FPGA算法原理

相关帖子

浏览过的版块

技术奇才奖章

湍急之河流

精华达人奖章

缘定三生

核心会员奖章

坚毅之洋流

七世轮回

技术领袖奖章

无冕之王奖章

沉静之湖泊

技术导师奖章

终身成就奖章

十世金身

技术新星奖章