发新帖我要提问
返回列表
打印

请教：如何使FPGA内部产生的一个时钟信号从多个引脚输出

[复制链接]
1937|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
luyaoss|  楼主 | 2013-1-9 11:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 引脚, 时钟信号, ADC, 控制
思路：用FPGA产生一个时钟信号来控制多个ADC采样；

要求：一个FPGA输出引脚控制一个ADC且同步；

问题：如何实现FPGA内部产生的一个时钟信号从多个引脚输出？

我查到了相关的资料说可以实现这个功能，但是具体的实现方法还在寻找中，望大牛们不惜赐教，小弟在此谢过。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
gaochy1126| | 2013-1-9 23:01 | 只看该作者
我见过altera的fpga一个引脚可以同时驱动两个ADc的时钟 xilinx的肯定也没有问题的

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

luyaoss

1

主题

20

帖子

0

粉丝