FPGA工作频率

只看该作者 · 2013-1-9 11:23

我做了一个RS译码器，就是检错纠错译码器。经静态时序分析其最大工作频率80MHz,一次需要处理32位数据，当32位数据进入译码器后，经过22个clk的延时，数据输出。现在导师问我，外部数据以多大的速率进入译码器，译码器可正常工作，即问译码器的吞吐率是多少。我不会算，不知道这个吞吐率是要测，还是有什么公式计算，请大师指点迷津，在此多谢

只看该作者 · 2013-1-9 11:42

你一次处理32bit数据，如果下一批数据可以紧跟着输入，如果是串行输入，那么吞吐率就是80MHz；如果是并行输入，那么吞吐率就是80*32MHz；如果数据和数据之间需要等待，吞吐率就是对应上面计算乘一个比例。

只看该作者 · 2013-1-9 11:54

如果你的译码器是非流水线结构，即输入一组数据后等待译码完毕才能输入下一组数据，按照你的描述工作频率80M，22个clk后输出，即译码时间22/80M=275ns，从外部看来就是每隔275ns你可以发一组32位的数据，从而吞吐率：32*1/275ns约为115.2Mb/s。如果你将译码器设计成流水线结构，那么吞吐率还可以增大。
个人理解，不足之处还请大家指正

只看该作者 · 2013-1-9 16:51

多谢各位的指点，这么多天以来，只有这个网站的热心人给我指点。但是还有几个疑问，请大神在此指点。
1.吞吐率是这么简单吗。
2.我导师当时一直给我举一个32抽头的滤波器的例子，说用了4个乘法器，然后乘累加，说1个乘法器需要做8次乘法运算，如果滤波器工作频率为160MHZ的话，则滤波器输出时就变成了20MHz，因为一个乘法器做了8次乘法运算；
3.我看的一些论文，有的说吞吐率是通过modelsim测出来的，有的是通过串口向译码器输入数据，然后以47MHZ的时钟输入数据，译码器可以正常工作；
4.静态时序分析出的工作频率是什么意思
5.导师说吞吐率跟译码器延时没有关系；
6.请各位大神有选择的指点小女的问题，不胜感激！