大三才开始接触FPGA,刚开始学的是verilog;后来学校开课了,老师教的VHDL,就放弃了verilog学习VHDL;后来课程结束了,放了个假,同学们不学FPGA了,而这时,VHDL和verilog对我来说都是一般一般的似曾相识,感觉吧,在行业里verilog使用率略高,于是自己又一个人玩了一会儿VERILOG。。。后来,大四了,忙着找工作和玩,也没有复习过VHDL和VERILOG。工作了,开始真正试用FPGA了,用的是VHDL。于是又是重新来过。现在我在公司用FPGA做逻辑设计。。。感觉在之前的这些过程中一直在盲目的纠结与语言之中,而真正对于FPGA的学习几乎为0.或者可以说,浪费了一年多的时间。
我想有很多人和我一样吧,纠结与语言之中,或者总是不够坚定,在不停的切换语言,甚至偶尔还天真的想把两种语言都搞懂。。。
所以发此贴一来告诫那些想学FPGA而不知选择哪门语言的人,不要纠结与语言和频繁切换语言学习,会搞得自己很乱很乱,效率特别低。其实我觉得语言不是那么重要。
另外也请各位大牛指点一下我们这些想要入门的人该怎么走好FPGA之路?谢谢!! |