4
15
76
初级技术员
使用特权
264
1万
0
实习生
80
4495
资深工程师
jlass 发表于 2013-1-16 12:45 输入可配置成弱上拉
101
1782
6660
高级工程师
GoldSunMonkey 发表于 2013-1-16 23:47 可以通过HSWANEN信号设置,XILINX的
427
4543
版主
1619
5292
VIP会员
30
1865
6304
Backkom80 发表于 2013-1-17 23:16 HSWANEN是FPGA一个特殊的IO,硬件上可以接高电平逻辑1,也可以接低电平逻辑0。 HSWANEN = 1 IO三态 HSWAN ...
jlass 发表于 2013-1-18 09:02 altera是在引脚定义处选择弱上拉选项,无下拉选项。
45
172
788
高级技术员
GoldSunMonkey 发表于 2013-1-19 22:51 哦,原来
GoldSunMonkey 发表于 2013-1-19 22:50 我怎么记得1是下拉呢
Backkom80 发表于 2013-1-21 08:19 Spartan-6 FPGA Configuration User Guide 上说明的。
GoldSunMonkey 发表于 2013-1-22 22:13 具体忘记了
Backkom80 发表于 2013-1-23 08:33
GoldSunMonkey 发表于 2013-1-23 22:41 重复发帖,可恨
发表回复 本版积分规则 回帖后跳转到最后一页
等级类勋章
发帖类勋章
时间类勋章
人才类勋章
1
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号