发新帖我要提问
返回列表
打印

我在看ADC0832PDF时遇到的问题

[复制链接]
1649|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
混沌之子|  楼主 | 2008-5-21 11:43 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ADC, pd, dc, ADC0832, AD

相关链接:https://bbs.21ic.com/upfiles/img/20077/200776115822745.pdf

使用特权

评论回复 赏

相关帖子
沙发
农民讲习所| | 2008-5-21 12:41 | 只看该作者

=0直通，=1锁存

就一个锁存器而已。

使用特权

评论回复 赏
板凳
工控秀才| | 2008-5-21 13:09 | 只看该作者

与时具进

什么年代了,还看那些玩意儿

使用特权

评论回复 赏
地板
混沌之子|  楼主 | 2008-5-21 16:09 | 只看该作者

还是不懂,我指的是时序图和逻辑图不一致

我可能做不到与时俱进,但我希望搞懂它

使用特权

评论回复 赏
5楼
农民讲习所| | 2008-5-21 16:53 | 只看该作者

=0时

中间锁存器的输出== 输入数据，加载到R-2R的网络端，开始产生DA，所以在=0的时候出现DA.
=1时，中间锁存器的输出保持，DA不变，不随外部输入端变化。

时序对的。

使用特权

评论回复 赏
6楼
混沌之子|  楼主 | 2008-5-22 19:48 | 只看该作者

我说的是前后不一致

看第一个时序图可知,当ILE和CS非(即)为低电平时,数字信号转化为模拟信号,而看逻辑图时,当ILE为高而CS非(即)为低时, 数字信号转化为模拟信号,前后不一致

使用特权

评论回复 赏
7楼
hyj41174| | 2008-5-24 15:24 | 只看该作者

。

在逻辑结构图中,ILE为高电平时，与门打开，8位输入寄存器的选通就由片选信号CS来控制。在DAC0832的连接中ILE接高电平。时序图中应该是片选信号的变化。

使用特权

评论回复 赏
8楼
混沌之子|  楼主 | 2008-5-24 16:23 | 只看该作者

谢谢,我懂了

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

混沌之子

39

主题

57

帖子

0

粉丝