本帖最后由 tianyakeliu6 于 2013-1-16 17:35 编辑
最近在基于Cyclone II上生成的一个双口RAM，其输入数据宽度为32bit，输出数据宽度为16bit，综合的时候出错，提示：auto_generated|ram_block1a8" utilizes the dual-port dual-clock mode. However, this mode is not supported in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
查了下资料，在assigment栏中setting，选中analysis，在NAME 栏键入 CYCLONEII_SAFE_WRITE;<br> 在DEFAULT SETTING栏键入 VERIFIED_SAFE ，发现编译通过，但是逻辑资源占用过大，无法满足需求。求高手指点，出现的原因及解决办法 |
楼主
标题置顶
标题高亮
