MCS-51与FPGA/CPLD总线接口逻辑设计

2.3　接口VHDL实现及仿真
　　在总线接口设计中，采用VHDL语言实现其接口逻辑。用VHDL编写接口程序，往往会很方便，但在编写时却要注意读完数据时，要把数据总线释放掉以免造成总线冲突。其源程序如下：
－FPGA/CPLD内部寄存器地址定义
libraryIEEE;
useIEEE.STD_LOGIC_1164.all;
PACKAGEInterfaceIS
　CONSTANT ADDR_REG1 :STD_LOGIC_VECTOR(15 DOWNTO 0):=X"FFF1";
　CONSTANT ADDR_REG2 :STD_LOGIC_VECTOR(15 DOWNTO 0):=X"FFF2";
　CONSTANT ADDR_REG3 :STD_LOGIC_VECTOR(15 DOWNTO 0):=X"FFF3";
　CONSTANT ADDR_REG4 :STD_LOGIC_VECTOR(15 DOWNTO 0):=X"FFF4";
ENDInterface;
－FPGA/CPLD读/写操作
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
use work.Interface.all;
entity MCS51_FPGA is
　port (
　P0 : inout STD_LOGIC_VECTOR (7 downto 0);
　P2 : inSTD_LOGIC_VECTOR (7 downto 0);
　ALE: inSTD_LOGIC;
　WR : inSTD_LOGIC;
　RD : inSTD_LOGIC;
　LED: outSTD_LOGIC_VECTOR (2 downto 0)
);
end MCS51_FPGA;
ArchitectureC51_FPGA_BUS OF MCS51_FPGA IS
－16位地址
　signalC51_Addr16 : STD_LOGIC_VECTOR(15 downto 0);
－内部寄存器
　signal Data: STD_LOGIC_VECTOR (31 downto 0);
－WR/RD 使能
　signalWR_EN:STD_LOGIC;
　signalRD_EN:STD_LOGIC;
Begin
－地址锁存
Address_p:process(ALE)
　begin
　　if ALE′event and ALE='0' and ALE'LAST_VALUE='1' then
　　　C51_Addr16<=P2&P0;
　　end if;
　end process;
－WR/RD 使能
WR_EN<= (WR AND RD) OR WR;
RD_EN<= (WR AND RD) ORRD;
－读FPGA内部寄存器
P0 <=
Data(7 downto 0)when C51_Addr16=ADDR_REG1 and RD_EN ='0'ELSE
Data(15 downto 8) when C51_Addr16=ADDR_REG2 and RD_EN ='0'ELSE
Data(23 downto 16)when C51_Addr16=ADDR_REG3 and RD_EN ='0'ELSE
Data(31 downto 24)when C51_Addr16=ADDR_REG4 and RD_EN ='0'ELSE
"ZZZZZZZZ"; 在未读时释放总线，实现总线的三态
－写FPGA内部寄存器
C51_Write_FPGA:process(WR_EN)
begin
　IF WR'EVENT and WR'LAST_VALUE='1' and WR_EN ='0' THEN
　　CASE C51_Addr16 IS
　　　when ADDR_REG1=>Data(7 downto 0)<=P0;
　　　when ADDR_REG2=>Data(15 downto 8)<=P0;
　　　when ADDR_REG3=>Data(23 downto 16)<=P0;
　　　when ADDR_REG4=>Data(31 downto 24)<=P0;
　　　when OTHERS=>NULL;
　　END CASE;
　END IF;
END　process;
－LED控制
　LED<=Data(2 downto 0);
END C51_FPGA_BUS;

结语
　　本文实现单片机与FPGA/CPLD的总线接口逻辑设计，是设计的高速采样设备的一部分。经仿真验证以及实际应用，证明该接口原理应用完全正确、可行。在笔者设计的多个系统中，也已经成功地进行了应用。该电路由于接口简单容易控制，因此，在涉及FPGA与单片机系统的接口电路中，可以灵活地应用。