fpga输出时钟

发表于 2013-1-21 10:55

fpga需要产生10MHZ的时钟驱动AD芯片，用DCM直接产生出来的10M时钟，有1.6V左右的直流偏置，请问AD可以识别到这个时钟，DCM的这个时钟输出是正常的吗？

发表于 2013-1-21 11:02

看看这个时钟的最大值，最小值满不满足ADC时钟输入要求。
直流偏置是有的。

发表于 2013-1-21 15:21

Backkom80 发表于 2013-1-21 11:02
看看这个时钟的最大值，最小值满不满足ADC时钟输入要求。
直流偏置是有的。 ...

那我再看下AD的输入要求吧
多谢啦再问下经过分频电路分频后的时钟还是有偏置的吧？
是不是一般FPGA输出的时钟都不会直接拿来用，而是需要设计硬件电路？

发表于 2013-1-21 17:28

有，
可以直接拿来用，
你可以在电路上串一个电容经行隔直

发表于 2013-1-21 18:49

木有问题的可以直接用

发表于 2013-1-21 19:57

应该是可以直接使用的呵呵顶一个

发表于 2013-1-21 21:22

Backkom80 发表于 2013-1-21 17:28
有，
可以直接拿来用，
你可以在电路上串一个电容经行隔直

我串了一个0.1u的电容，没有起到隔直的作用，是电容的大小不合适么？

发表于 2013-1-22 07:58

没起作用？

发表于 2013-1-22 15:04

Backkom80 发表于 2013-1-22 07:58
没起作用？

是的输出还是有一个1.5V左右的直流偏置

发表于 2013-1-22 23:40

0.1uf的电容两端电压值是不一样的吧

发表于 2013-1-23 20:18

问题解决了吗兄弟呵呵顶一个

发表于 2013-1-24 13:53

串个电容一般就可以滤掉直流了呀，再试试呗

发表于 2013-1-25 08:12

恩

[CPLD] fpga输出时钟