谁用过ALTERA ddr2 IPcore,cyclone4器件以前的ip,在这个ip中有一个local_ready信号,为ddr2 sdram反馈回来的信号,数据手册和官方给出的例程中,这个信号都是要老高之后才能对ddr2进行读写访问,但我在仿真时,这个信号时钟为低电平,太伤心了,搞了2周了,还是没通,真是不知道这个ip是怎么写的,之前一直在研究xilinx ddr2 ipcore的应用,本人觉得还是xilinx做的ip规范,而且很好用,没有altera出现的这些错误,而且altera在12.1的版本中,cyclone5的ddr2ipcore和cyclone4之前的ip都不一样,真的是无语了,官方的都有问题,而且速度还不行,谁能解释一下啊,谢谢 |