打印

xilinx和altera的fpga的不同之处

[复制链接]
3232|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
kunhuangon|  楼主 | 2013-1-29 23:37 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
kunhuangon|  楼主 | 2013-1-29 23:37 | 只看该作者
(1)altera的任意一个管脚都可以连接到这样的sig信号上always @ (posedge(sig)) ……;但是xilinx的fpga不能,只有clk信号才能够分配这样的信号。
本人最早使用a公司flex系列的fpga,当fpga和dsp的emif连接时,为了接口粘合,采用如下所示的语句:
always @ (negedge(dsp_we)) ……;但是使用了x公司的vii-fpga后,上述语句无法通过编译。本人还曾犯过的一个错误是dsp的emif的emif_clk管脚和vii管脚连接时,没有连接到vii的clk类型的引脚上,结果无法使用dsp的emif的syn模式。最后在改板时将emif_clk管脚和vii的clk管脚连接才解决这个问题。
(2)altera的clk脚只能做输入,xilinx的clk脚不用于时钟输入时,能够作为普通IO用。
需要非常注意!!!两个公司对管脚类型的详细定义,虽然很多类似,但是也有很大的不同哦!!!
(3)altera公司的IO feature没有下拉电阻!xilinx公司的IO结构同时具备上下拉电阻。
本人开发一个项目遇到这么个问题:发射机,要求上电时输出低电平。在使用a公司的cyclone3时,在配置过程中管脚是三态+弱上拉,导致输出总是高电平,本人费尽心思,最后无解,只能在管脚上焊接1k欧姆的下拉电阻。使用x公司的vii和v5系列,直接使能管脚的pull_down特性,能够很方便的解决这个问题。
关于两者的io结构支持的io电平,这个我觉得两者肯定满足绝大多数的应用,应该没有问题。

使用特权

评论回复
板凳
Backkom80| | 2013-1-29 23:42 | 只看该作者
xilinx的非GCLK,也可以写always @ ( posedge (sig) )
V4 spartan6/3E/3A都可以,
VII不清楚。

使用特权

评论回复
地板
jahnson066| | 2013-1-30 09:22 | 只看该作者
菜鸟学习一下

使用特权

评论回复
5
ifpga| | 2013-1-30 11:44 | 只看该作者
clk 脚确实是那样的,其它的没碰到呢

使用特权

评论回复
6
hawksabre| | 2013-1-30 20:32 | 只看该作者
呵呵  看了一下   呵呵

使用特权

评论回复
7
gibenlin| | 2013-1-31 09:22 | 只看该作者
:)

使用特权

评论回复
8
schspa| | 2013-1-31 09:45 | 只看该作者
感谢楼主,接触FPGA有半年了,都用的Altera的,听楼主这么说,是要好好研究研究官方的文档了。。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

10

主题

132

帖子

0

粉丝