收藏0 举报
蓝色风暴@FPGA 发表于 2013-1-31 18:02 这是信号压摆率,fast和slow约束的场合不一样,要注意应用
kaiseradler 发表于 2013-1-31 21:21 多少兆的时钟啊。会不会是时钟与数据之间的相对关系没有约束
kaiseradler 发表于 2013-2-1 08:52 数据位宽多少呢?你确定所有的位都在中间?
kaiseradler 发表于 2013-2-1 09:08 这么慢的时钟,不该出问题啊?时钟是自己分频产生的?
kaiseradler 发表于 2013-2-1 09:15 无语,我是说你的TDM线采集数据的时钟。GPIO口的数据也是内部时钟打出去的吧? ...
kaiseradler 发表于 2013-2-1 09:28 建议将时钟取反,再试试.就知道是不是时钟相位的问题了
GoldSunMonkey 发表于 2013-1-31 22:32 所以要用XILINX啊
wanghh297397 发表于 2013-2-1 15:02 EMI的问题,fast slew rate上升沿就2ns多些,干扰、振铃很大,注意走线和加串阻可能会好些 ...
kaiseradler 发表于 2013-2-1 22:46 感觉不可思议。这个2M的时钟没遇到过这种情况
kaiseradler 发表于 2013-2-2 15:02 还有这个说法?你数据变化又不是5ns变化一次。那照你这么说200M,不是要几个G来处理? ...
本版积分规则 发表回复 回帖并转播 回帖后跳转到最后一页
等级类勋章
发帖类勋章
时间类勋章
人才类勋章
80
4493
26
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注电源系统设计
扫码关注21ic项目外包
扫码浏览21ic手机版
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才
京公网安备 11010802024343号