最近在看代码的时候遇到异步复位同步释放的问题，代码里实现的方法如下：
reg rst1, rst2;
wire rst_n_delay;
always @(posedge clk or negedge rst_n)
if(!rst_n)
begin
rst1 <= 1'b0;
rst2 <= 1'b0;
end
else
begin
rst1 <= 1'b1;
rst2 <= rst1;
end
求解。
| 
楼主
标题置顶
标题高亮
