Bit流生成遇到很奇怪的一个问题：在EDK中我添加General Purpose IO，我添加了一个32bit的GPIO0作为输出信号（SDK输出到EDK），一个4bit的GPIO1作为输入信号（edk输入到SDK），因为最终EDK这个工程是作为ISE中的一个component，所以没有添加ucf约束文件，也就是说这个信号最终是FPGA内部的信号，所以就没添加ucf约束。昨天我生成bit流就通过，同样的文件今天生成bit流就出现下面的error了，请问是怎么回事？
Place:866 - Not enough valid sites to place the following IOBs:
IO Standard: Name = LVCMOS25, VREF = NR, VCCO = 2.50, TERM = NONE, DIR =
OUTPUT, DRIVE_STR = 12
axi_gpio_0_GPIO_IO_O_pin<0>
axi_gpio_0_GPIO_IO_O_pin<1>
axi_gpio_0_GPIO_IO_O_pin<2>
axi_gpio_0_GPIO_IO_O_pin<3>
axi_gpio_0_GPIO_IO_O_pin<4>
axi_gpio_0_GPIO_IO_O_pin<5>
axi_gpio_0_GPIO_IO_O_pin<6>
axi_gpio_0_GPIO_IO_O_pin<7>
axi_gpio_0_GPIO_IO_O_pin<8>
axi_gpio_0_GPIO_IO_O_pin<9>
axi_gpio_0_GPIO_IO_O_pin<10>
axi_gpio_0_GPIO_IO_O_pin<11>
axi_gpio_0_GPIO_IO_O_pin<12>
axi_gpio_0_GPIO_IO_O_pin<20>
axi_gpio_0_GPIO_IO_O_pin<13>
axi_gpio_0_GPIO_IO_O_pin<21>
axi_gpio_0_GPIO_IO_O_pin<14>
axi_gpio_0_GPIO_IO_O_pin<22>
axi_gpio_0_GPIO_IO_O_pin<30>
axi_gpio_0_GPIO_IO_O_pin<15>
axi_gpio_0_GPIO_IO_O_pin<23>
axi_gpio_0_GPIO_IO_O_pin<31>
axi_gpio_0_GPIO_IO_O_pin<16>
axi_gpio_0_GPIO_IO_O_pin<24>
axi_gpio_0_GPIO_IO_O_pin<17>
axi_gpio_0_GPIO_IO_O_pin<25>
axi_gpio_0_GPIO_IO_O_pin<18>
axi_gpio_0_GPIO_IO_O_pin<26>
axi_gpio_0_GPIO_IO_O_pin<19>
axi_gpio_0_GPIO_IO_O_pin<27>
axi_gpio_0_GPIO_IO_O_pin<28>
axi_gpio_0_GPIO_IO_O_pin<29>
ERROR:Pack:1654 - The timing-driven placement phase encountered an error.
|
楼主
标题置顶
标题高亮
