打印

fpga延时问题

[复制链接]
3752|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
qwempty|  楼主 | 2013-2-21 18:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
1:FPGA中一个门延时电路大概多少(我知道不同的FPGA不同,所以我想知道大概的数量)?我写了一个电路,发现走线延时在总延时中占了绝大部分,有没有可能尽可能的减少走线延时,增加器件的延时,途径是什么?
2:FPGA中器件的延时可不可以自己设置,换句话说,FPGA中查找表是不是工艺固定了的?

相关帖子

沙发
qwempty|  楼主 | 2013-2-21 18:55 | 只看该作者
3:FPGA后仿有没有生成器件延时的文件,可以直接打开来看电路的延时

使用特权

评论回复
板凳
wuhaidianzi| | 2013-2-21 19:03 | 只看该作者
1. 大概的数量级在0.5ns左右。 减少走线延时根本还是要对代码进行优化,比如多打几拍。 增加器件延时?? 这个不太明白。

2. 这个是固定的

3.有后仿文件的,包含延时信息。不可以看到延时的。

使用特权

评论回复
地板
hawksabre| | 2013-2-21 20:27 | 只看该作者
呵呵  楼上回答的很全面   顶一个

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

10

主题

148

帖子

0

粉丝