发新帖我要提问
返回列表
打印

用PLL产生180度的时钟有问题

[复制链接]
1389|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
strouledfox|  楼主 | 2013-2-21 19:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
PLL, 时钟, altera, FPGA, LTE
我在Altera的FPGA里用了一个PLL,希望产生一个相位差为180度的时钟，就是和原来的时钟反向，

使用特权

评论回复 赏

相关下载

相关帖子
沙发
strouledfox|  楼主 | 2013-2-21 19:52 | 只看该作者
但发现出来的时钟
和原时钟相位不是我期望的180度。那位知道该怎么办呢 ？谢谢

使用特权

评论回复 赏
板凳
lianshumou| | 2013-2-21 20:04 | 只看该作者
PLL输出时钟的相位是可以调的，另外你是如何确认的呢，如果是输出到引脚，传输延迟可能会让你误解

使用特权

评论回复 赏
地板
hawksabre| | 2013-2-21 20:33 | 只看该作者
可能需要矫正   这个不是很了解   顶一个

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

strouledfox

5

主题

120

帖子

0

粉丝