本帖最后由 chenganchen 于 2013-2-27 15:43 编辑
看了我们公司产品的PCB图，总觉得，其布局跟自己看书了解的高速电路的布线原则，有出入。
先提PCB的几点问题，请大家指教一下:
(1）内存DDR2时钟在333MHz，地址和数据线的频率为333*2=666MHz。
产品上的这些走线，从CPU出来后，一就在第一层走，再经过过孔道，到内存的引脚；一就经过过孔，到第6层，再经过走线，到内存引脚。
但按书上的说法，这些关键信号，最好走靠近地平面的内层，比较可靠。
(2)产品的第2层，和第5层，都不作为走线的平面，会不会是一种浪费? 本来的6层板，改为4层板，不是
更经济吗？
电路板是六层的。处理器在第一层，内存芯片和flash在第六层。
下面简单介绍六层的走线的大概状况：
1层：多为CPU与内存之间的走线
2层：没有走线，都为过孔
3层：大面积的地，有一些非关键的信号走线，和一些电源走线
4层: 也有大面积的地，和一些电源走线，和一些非关键的信号走线
5层：没有走线，都为过孔
6层：也有CPU与内存的信号走线，和其他一些信号走线
下面是第3层和第4层的电路图
下图, 第3层（完整）
下图, 第3层（不显示铺地）:细线为信号，小面积覆铜为不同电压的电源走线
下图, 第4层（完整）
下图, 第4层（不显示铺地）:细线为信号，小面积覆铜为不同电压的电源走线
|
楼主
标题置顶
标题高亮
