21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 为什么我多余定义的信号不报警告呢？
返回列表 发新帖我要提问

为什么我多余定义的信号不报警告呢？

[复制链接]
1838|3
 楼主| 水畔天蓝 发表于 2013-3-7 17:29 | 显示全部楼层 |阅读模式
信号, ST, verilog, Wire, 软件
我的软件版本是ISE12.2，用verilog开发的S6。
问题是：我在程序里多定义了几个wire类型的信号，但下面程序中没有使用。在XST时综合工具没有对这几个信号报警告。这是为什么呢？
是否有XST综合工具选项，能让用户按照最严格要求来设置警告等等？
回复

收藏 举报

相关帖子
qin552011373 发表于 2013-3-7 19:57 | 显示全部楼层
可以设置
回复

收藏 举报

 楼主| 水畔天蓝 发表于 2013-3-8 09:54 | 显示全部楼层
qin552011373 发表于 2013-3-7 19:57
可以设置

请教：如何设置？谢谢！
回复

收藏 举报

GoldSunMonkey 发表于 2013-3-8 21:22 | 显示全部楼层
这个没用过。按道理应该有。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

水畔天蓝

77

主题

242

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部