背景：用一块主控板做模拟信号采集，主控板由TMS320LF2407A及EP3C16F484I7和一些外围电路组成，模拟信号（28V）在进入DSP之前先经过预处理，分压（变为原来的十分之一），射随变换之类的，然后由DSP的AD进行采集，FPGA主要是采集一些TTL电平，在实际运用中，遇到这样一个现象：
1.烧写的情况下：如果TTL电平不断发生高低变化，变化周期为1.6s，那么采集的模拟信号会出现采不准的现象，体现在，采集的电压换算后降低1V，即为27V，而同时用示波器监测，ADIN0通道电压为稳定的2.8012V，而如果利用电缆转接盒将那几路TTL信号移除则不会有该现象，一旦引入任何一路变化的TTL信号，就会出现该现象；
2.仿真的条件下，电压一直很稳定，即使TTL不断变化，也不会出现采集的电压不稳的现象。
3.不论是仿真还是烧写基准电压保持3.3
4.数字地和模拟地用一个磁珠相连。
请高人指点？
1.为什么仿真的时候好使，而下载进去之后就会出现这个现象？
2.如何消除该现象。
3.也欢迎现场指导，五棵松附近，管饭！嘎嘎
本人做的工作：1.怀疑是地的影响，隧在烧写后仍将仿真器的4，8，10与主控板的JTAG 4，8，10相连，相当于把地接到电脑上。效果：现象依旧。
2.怀疑是DSP 的AD不小心采到了毛刺，于是采十次，去掉了一个最大值，一个最小值，剩下的八个数做平均。效果：现象依旧。
|
楼主
标题置顶
标题高亮
