不是DDR,是最古老的SDRAM。
在DSP读取SDRAM的时候,时序如下图,系统工作在133MHz:
如果要保证DSP准确采样到从SDRAM来的数据,应有:tClockPeriod - tClockRouteDelay - tAC - tDataRouteDelay >tisu(DSP).
也就是tClockRouteDelay + tDataRouteDelay < tClockPeriod - tAC - tisu(DSP).
查得的数据是:tClockPeriod =7.5ns ,tAC =5.4ns(Max), tisu(DSP)=1.5ns(Min).
计算得到tClockRouteDelay + tDataRouteDelay<0.6ns
如果按FR4材料中传输速度6inch/ns算.
Length of ClockRoute + Length of DataRoute<3.6inch=9cm.
这基本不可能实现的啊。而且看到的很多设计中,只是数据线走线都在7inch左右。
请高手指点下。先谢了!
|