打印

请教一个关于SDRAM布线的问题

[复制链接]
2568|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
不是DDR,是最古老的SDRAM。
在DSP读取SDRAM的时候,时序如下图,系统工作在133MHz:
如果要保证DSP准确采样到从SDRAM来的数据,应有:tClockPeriod - tClockRouteDelay - tAC - tDataRouteDelay >tisu(DSP).
也就是tClockRouteDelay + tDataRouteDelay < tClockPeriod - tAC - tisu(DSP).
查得的数据是:tClockPeriod =7.5ns ,tAC =5.4ns(Max), tisu(DSP)=1.5ns(Min).
计算得到tClockRouteDelay + tDataRouteDelay<0.6ns
如果按FR4材料中传输速度6inch/ns算.
Length of ClockRoute + Length of DataRoute<3.6inch=9cm.
这基本不可能实现的啊。而且看到的很多设计中,只是数据线走线都在7inch左右。
请高手指点下。先谢了!


相关帖子

沙发
resxpl| | 2013-3-9 21:53 | 只看该作者
"FR4材料中传输速度6inch/ns"

有问题吧, 信号在铜线里面, 应该按光速计算. 11.8inch/ns * 0.6=7.08inch

使用特权

评论回复
板凳
Sky5355|  楼主 | 2013-3-9 22:07 | 只看该作者
resxpl 发表于 2013-3-9 21:53
"FR4材料中传输速度6inch/ns"

有问题吧, 信号在铜线里面, 应该按光速计算. 11.8inch/ns * 0.6=7.08inch ...

v=(11.8inch/ns)/Er^0.5
算下来基本是6inch/ns啊。
这个不重要,即使是7inch/ns,按公式计算Length of ClockRoute + Length of DataRoute<4inch。这也很短呀!

使用特权

评论回复
地板
resxpl| | 2013-3-9 22:30 | 只看该作者
哦, 确实应该按照6inch/ns.
那可以将时钟减半. SDRAM不像DDR, 时钟频率可以比较随意的.

使用特权

评论回复
5
Sky5355|  楼主 | 2013-3-9 22:38 | 只看该作者
resxpl 发表于 2013-3-9 22:30
哦, 确实应该按照6inch/ns.
那可以将时钟减半. SDRAM不像DDR, 时钟频率可以比较随意的. ...

但是我看到的设计时钟没有减半啊,数据线最长快到7个英寸了,时钟线也是接近7inch,而且数据和时钟线上还打了6个过孔,居然还正常的跑,很是疑惑呀。
另外这位师兄,你知道TMS3206412能调整SDRAM输入数据的采样时钟相位不呢?

使用特权

评论回复
6
acute1110| | 2013-3-10 15:06 | 只看该作者
这是时序建立时间和保持时间的要求,不是单单要求线长。要求地址,数据,控制对cLk的关系,线太长后反射和串扰不好控制,高速下明显。

使用特权

评论回复
7
fliger| | 2013-3-10 16:38 | 只看该作者
sdram 要求不高啊。 不用严格等长。不差太远就行了。

使用特权

评论回复
8
Sky5355|  楼主 | 2013-3-10 21:21 | 只看该作者
acute1110 发表于 2013-3-10 15:06
这是时序建立时间和保持时间的要求,不是单单要求线长。要求地址,数据,控制对cLk的关系,线太长后反射和 ...

谢谢师兄指点,的确是还有长度差要求,但是对于线长要求如果按上面的公式计算,可布线长度很短啊,数据线+时钟线长度之和最长也就10cm,但是实际上我看到的设计中这个长度之和远比10cm多。很疑惑呀!

使用特权

评论回复
9
Sky5355|  楼主 | 2013-3-10 21:23 | 只看该作者
fliger 发表于 2013-3-10 16:38
sdram 要求不高啊。 不用严格等长。不差太远就行了。

的确是需要控制长度差,但是除此之外应该还有一个布线长度限制吧,不可能布10m的走线吧。还请师兄指教。

使用特权

评论回复
10
chenhu1236| | 2013-3-11 16:36 | 只看该作者
学习下了

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

5

帖子

1

粉丝