myx0709 发表于 2013-3-12 15:11 
你是用的Xilinx的Mig核,还是自己的controller?如果是自己的controller你换了顺序应该好说,你向内存写入 ...
你的DM也要根据DQ的变换而变化,DM0对应DQ(7:0),DM1对应DQ(15:8),以此类推。如果你用的MIG那就难说了,因为MIG用户接口是128或256,而DQ是64,要是换顺序了,MIG内部咱也管不了,出来的数据也不知怎么去还原。总之你做DDR给数据信号换顺序风险挺大的,能不换就不换,即使可以那调试的时候也够费劲的
|
|