Cortex-A15的大小核战略

只看该作者 · 2013-3-14 10:40

本帖最后由 nirvana11 于 2013-3-14 11:00 编辑

改良架构大幅提升性能

虽然Cortex-A15和Cortex-A9的指令集均为ARMv7-A，但前置却凭借改进的架构实现了性能的大幅飞跃。首先，在ARM多核处理器中，单核心内所配置的解码引擎决定了每个时钟周期执行命令的效率。典型的A9架构每个核心配置了2个解码引擎，而典型A15架构每个核心的解码引擎数量则提升到了3个，这意味着其每周期可以处理三条指令，指令解码效率比A95提升了33%。

浮点运算能力决定了处理器的多媒体性能。典型A9架构的浮点单元都是由1个VFPv3浮点引擎和1个NEON多媒体指令引擎组成，而典型A15架构则是由2个VFPv4浮点引擎（支持IEEE 754浮点规范，性能大约是VFPv3的2倍）和2个NEON多媒体指令引擎组成，这又是领先A9架构的优势所在。

此外，A15架构的指令宽度也从A9的64bit大幅度提升到128bit，可以支持8条指令分派（A9仅支持4条），而且还专门为VFP和NEON单元分别设置了指令分派端口，极大改善了A9架构因分派端口较少而容易引发的浮点指令拥堵的情况。根据附表可见，A15所支持的ISA也要比A9更为丰富，以其中大物理地址扩展功能为例，可以让A15架构处理器访问最大 1TB 内存（硬盘），可能在手机和平板上这个功能不算啥，但如果将处理器用在PC平台，能否支持1TB存储空间的这一参数可就很重要了。

“大小核”战略显著改善功耗

经过一番架构上的改良，让Cortex-A15的性能达到了3.5DMIPS/MHz，较Cortex-A9的2.5DMIPS/MHz提升了40%。但根据半导体不变的定律，在生产工艺不变的前提下，功耗肯定要和性能成正比。指望生产工艺可以从40nm/32nm快速过渡到28nm/22nm肯定是不现实的，于是ARM想出了“大小核”的战略，也就是所谓的big.LITTLE技术。

简单来说，big.LITTLE是一种可以将Cortex-A15处理器群和Cortex-A7处理器群打包在一个核心内的技术，二者拥有完全相同的指令、数据类型和寻址模式，并且它们能够产生相同的结果，并可以根据系统当前的负载情况进行快速的切换。未来的四核Cortex-A15处理器很可能都是由双核A15＋双核A7组成，而八核Cortex-A15处理器则是四核A15＋四核A7。

虽然ARM处理器的性能和英特尔X86处理器还存在非常大的差距，但在手机和平板电脑这类移动市场，即使是四核A9处理器都出现了性能过剩的苗头。但凭借big.LITTLE大小核战略，让Cortex-A15可以轻松实现高性能和低功耗的平衡。毫无疑问，2013年将成为“双核A15双核A7”或“四核A15四核A7”的天下，ARM以小搏大的战争才刚刚开始。