发新帖我要提问
返回列表
打印

分频器简单问题

[复制链接]
1555|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
magic_yuan|  楼主 | 2013-3-14 18:01 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
分频器, 时钟, hz, verilog, 电路
各位大侠，
   刚学VERILOG。
   现在需要以10MHZ的系统时钟为基准，产生一50秒的计时。需要进行计数分频。若分频产生一秒的计数时钟，则需要计50次，从而产生50秒。这样需要对10MHZ的时钟10的7次方分频，担心这样的分频综合出来效果不好，而需要进行几次分频产生更好的效果，或者有其他好的电路构架来实现这种功能？
  十分感谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
GoldSunMonkey| | 2013-3-14 18:54 | 只看该作者
我想不出更好的办法。

使用特权

评论回复 赏
板凳
LMQQ| | 2013-3-14 20:09 | 只看该作者
猴哥没有好办法，估计好办法就不多了

使用特权

评论回复 赏
地板
GoldSunMonkey| | 2013-3-14 20:28 | 只看该作者
LMQQ 发表于 2013-3-14 20:09
猴哥没有好办法，估计好办法就不多了

高抬我了

使用特权

评论回复 赏
5楼
magic_yuan|  楼主 | 2013-3-15 09:32 | 只看该作者
想了解下什么结构式最优结构，多谢楼上各位，那就这么分频了。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

magic_yuan
个人签名：发到3000帖时，生活大概完成了一种转折。

359

主题

2770

帖子

7

粉丝