看到一个题，数据在时钟上升沿变化检测这个数据的方法

登录 · 发表于 2013-3-21 10:03

检测ABCD 四个数据，时序图如下

1.用时钟下降沿检测。
2.把时钟移向180° 对齐数据中间部分再取样
3.用上升沿直接检测

试评价下这三种检测方法。

我先说下我的理解 1. alway@（negedge clk ）  尽量不要使用，因为时钟下降沿并不陡峭，抖动也大。
                           2.这种方法是可取的
                           3.建立时间不满足。

不知道我的分析对不对

发表于 2013-3-21 10:12

ABCD四个信号如果是FPGA内部信号
最简单的是第三种

如果是外部信号
最好的是，第二种，加时序约束

发表于 2013-3-21 10:37

楼上分析的很对，顶一个，

内部的，直接上升沿，做周期约束就可以保证时序
端口的，需从系统级分析时序，可以用offset约束，你画的只是一个理论时序，和实际工作时序有此区别

发表于 2013-3-21 11:22

Backkom80 发表于 2013-3-21 10:37
楼上分析的很对，顶一个，

我仔细想了想，想不通为什么内部就可以用上升沿采样（虽然Modelsim 仿真时可能）。如果两组寄存器级联在一起，时钟走全局网络，也就是没有skew，第一组寄存器产生这些数据中的一组，比如A ，另一组负责采样，也应该不行吧，如何做周期约束呢？

登录 · 发表于 2013-3-21 12:28

从功能仿真来看，不能理解为什么能正确锁存。。。建立时间好像根本满足不了啊

发表于 2013-3-21 12:34

寄存器输出有 TCO
布线有延时
所以，如果是内部信号建立时间是没有问题的
但如果延时太长，可能会出现 Hold Time 出问题

而你在Modelsim里做的是功能仿真，是看不到这些内部延时的

发表于 2013-3-21 13:01

:lol学习了我还以为上升沿适合所有呢

发表于 2013-3-21 14:24

ifpga 发表于 2013-3-21 12:34
寄存器输出有 TCO
布线有延时
所以，如果是内部信号建立时间是没有问题的

1.嗯中午我手工画了下时序图，加上TCO，是可以满足建立时间的，但是仅限于内部寄存器的输出，对于外部信号data_in的变化，还是不要跟时钟上升沿同步变化，一定要满足建立时间才行。

2. 如果延时太长，应该是建立时间不满足Tco+Tdelay+Tsu<=Tclock 两级触发器之间的逻辑延迟和布线延迟如果过大，数据的Tsu 就小了。
3.hold time 不满足的情况下，很少，除非时钟skew 太大，而一般走全局时钟的话，可以忽略不计。

4. 我从来没有做过时序约束，但是看了很多这方面的东西，道理也明白一些，但缺的就是实践。唉。。。。因为板子不是很高速，看一下Timequest 也没有出过什么问题，就一直觉得没有做的必要。。。

发表于 2013-3-21 21:32

大家讨论的很热烈啊

发表于 2013-3-21 22:31

GoldSunMonkey 发表于 2013-3-21 21:32
大家讨论的很热烈啊

准备结贴了！

发表于 2013-3-21 22:32

汗好像明天才能结

xjsxjtu · 发表于 2013-3-23 22:39

cuianbin 发表于 2013-3-21 22:31
准备结贴了！

没赶上加分

发表于 2013-3-23 22:59

GoldSunMonkey 发表于 2013-3-23 22:39
没赶上加分

猴哥，别哭

看到一个题，数据在时钟上升沿变化 检测这个数据的方法

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

评分

浏览过的版块

欢快之小溪

技术奇才奖章

伴坛终老

社区建设奖章

湍急之河流

精华达人奖章

无冕之王奖章

沉静之湖泊

缘定三生

技术导师奖章

七世轮回

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

技术高手奖章

看到一个题，数据在时钟上升沿变化检测这个数据的方法