打印
[产品供应]

USB2.0+FIFO V1.0开发板/FPGA/SLAVE FIFO/Saleae-USBee

[复制链接]
1861|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
chinaycl|  楼主 | 2013-3-26 00:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
USB2.0+FIFO V1.0开发板/FPGA/SLAVE FIFO/Saleae-USBee

详情见源创力网站:http://www.chinaycl.com/Chinese/Bs_ProductShow.asp?ArticleID=126

淘宝购买链接:http://item.taobao.com/item.htm? ... f&id=7499822403


本开发板采用USB+FPGA+SDRAM结构,使其具有相当大的灵活性,可以广泛使用在数据采集,图像采集与显示、信号处理等领域,可以作为高

速USB 2.0外设开发(包括固件、驱动、应用程序,对应学习Keil C51、DDK、VC6开发环境)、硬件描述语言(Verilog),Altera的Quartus

开发环境、IP核使用、SOPC开发、NIOS II开发及SDRAM控制技术,高速数据传输等学习工具。本开发板提供了丰富的例程,是开发者入门和

提高的绝佳开发平台。

一、特点

1.符合USB2.0规范,480Mbps高速传输协议标准,兼容USB1.1

2.增强型Cypress EZ-USB FX2LP系列处理器CY7C68013A-128AXC,含括增强型USB Core、高速8051 Core和16K RAM,GPIF接口、Slave FIFO接

口、提供全部传输类型(等时、批量、中断、控制传输)

3.完整的在线仿真调试方案,通过全窗口化开发环境Keil,不需要仿真器就能进行仿真调试

4.完整的在系统编程方案,提供8K bytes程序内存空间(EEPROM),不需要编程器就能直接通过控制面板在开发系统上反复烧写程序代码

5.完整的在系统下载方案,通过控制面板下载64K bytes的程序到开发系统运行

6.丰富的FPGA资源,型号为Cyclone II EP2C8Q208C8

7. EPCS4串行FPGA配置芯片,容量是EPCS1的4倍以上,完全满足复杂的设计要求

8. FPGA外扩一片SDRAM,型号为HY57V641620,有足够大的缓存空间

9.完整中文软硬件开发文档

10.多达30个测试例程,每一个例程都是经过精心构思和规划,都是一套模板,稍微修改就可以在实际中使用。

11.所有的例程提供的都是源代码,没有任何保留。提供的都是编译好的工程文件,包括固件、驱动、FPGA、应用程序等。

12.支持GPIF和SLAVE FIFO传输方式,支持8位/16位总线方式,实现端点FIFO和外设无缝连接


二、硬件资源及功能


1. CY7C68013A-128AXC芯片(128pin):带增强型8051核,主频48Mhz,带16K内部RAM

2. Cyclone II EP2C8Q208C8 FPGA,8000个逻辑单元,等效42万门,可使用Altera的Nios软核和丰富的IP库,快速实现完整的可编程单芯片

系统(SOPC)

3. EPCS4串行FPGA配置芯片,容量是EPCS1的4倍以上,完全满足复杂的设计要求

4. FPGA外扩一片64Mbit的SDRAM,型号为HY57V641620

5.专用两片LDO供电。AS1084提供3.3V,供USB和FPGA外设使用,FAN1589输出1.2V,提供给FPGA内核使用

6. 50M有源晶振,提供JTAG和AS配置接口,并预留一晶振焊盘

7. RS232串口:两个,一个可供用户使用或另一个可作Keil调试用(MAX3232)

8. EEPROM:用做存放VID/PID或固件,可通过跳线选择EEPROM容量,缺省配置24LC64(8K)64K的程序数据空间(IS63LV1024),USB使用

9. 4个LED发光管4个按键

10. Keil软件仿真调试功能(64K程序,数据空间)

11.在线下载和在系统可编程功能

12.总线或外部供电可选

13.所有GPIF和SLAVE相关引脚连接到FPGA并有40PIN的外扩插座

14. 4层板设计,运行稳定可靠


三、软件光盘


1.所有实例的源代码,包括固件、驱动、应用程序和FPGA的源代码

2.完整的电路原理图和Protel DXP格式的SCH原理图库和PCB封装库,保证和开发板完全一致

3.开发中用到的开发软件和工具软件

4. CYPRESS EZ-USB FX2LP开发包

5. EZ-USB控制面板(Control Panel)软件及源代码(VC工程)

6. EZ-USB通用驱动程序和源代码(VC工程,DDK开发)

7.提供EZ-USB通用驱动的替代驱动及源代码(VC工程,DriverWorks开发)

8. EZ-USB FX2LP固件装载设备驱动程序和样例源代码(VC工程)

9. EZ-USB FX2LP应用程序框架和源代码(VC工程)

10. EZ-USB FX2LP固件库和源代码

11. FPGA源代码(Quartus II工程文件,VerilogHDL)

12.应用程序源代码(VC工程)

13.赠送大缓存驱动(2M字节缓存,缺省驱动是64K字节)及安装程序

14.赠送4端口SDRAM实现的FIFO控制器

15.详细的软硬件开发使用文档

16.提供大量的开发资料,如USB协议中英文资料、驱动开发电子书、Nios II开发等

17.配有简单的开发视频


四、主要的实例:


01代码01-COM1和USB批量传输实测试

02代码02-COM0和USB批量传输实测试

03代码03-批量传输测试

04代码04-USB内部速度测试

05代码05-USB内部中断测试

06代码06-厂商保留请求测试

07代码07-控制输出测试-USB点亮LED

08代码08-控制输入测试-按键输入

09代码09-8位异步SLAVE FIFO测试

10代码10-16位异步SLAVE FIFO测试

11代码11-8位同步SLAVE FIFO测试

12代码12-16位同步SLAVE FIFO测试

13代码13-8位同步高速SLAVE FIFO测试

14代码14-16位同步高速SLAVE FIFO测试

15代码15-8位异步SLAVE_FIFO-FPGA_FIFO读写测试

16代码16-16位异步SLAVE_FIFO-FPGA_FIFO读写测试

17代码17-GPIF单步读写FPGA_FIFO测试

18代码18-GPIF批量读写FPGA_FIFO测试

19代码19-USB的ISO同步传输测试

20代码20-模拟HID键盘

21代码21-模拟HID鼠标

22代码22-FPGA模拟USB外部中断测试

23代码23-SLAVE_FIFO空满标志测试

24代码24-GPIF连续读写FPGA_FIFO测试

25代码25-16位SLAVE_FIFO方式读写双端口RAM测试

26代码26-16位GPIF模式读SDRAM_FIFO测试

27代码27-16位SLAV_FIFO模式读SDRAM_FIFO测试

28代码28-基于NIOS_II的LED流水灯

29代码29-基于NIOS_II的SLAVE_FIFO16测试

30代码30-PC端应用程序多线程测试


五、实际测试图


1.同步SLAVE FIFO测试,速度达到42MB/S(42M字节每秒)

2. Saleae-USBee逻辑分析仪测试


六、配置清单:


1. USB2.0+FIFO V1.0开发板一块

2.串口线一根

3.高档USB线一根

4. 5V/1A开关电源一个

5. DVD光盘一张


七、联系我们


联系人:雷先生

电  话: 13755025580

  Q Q:   19208093、406291081

E_MAIL:  hclei@163.comchinaycltech@163.com

相关帖子

沙发
chinaycl|  楼主 | 2013-3-27 00:54 | 只看该作者
FPGA外扩一片64Mbit的SDRAM

使用特权

评论回复
板凳
chinaycl|  楼主 | 2013-3-28 01:21 | 只看该作者
基于NIOS_II的SLAVE_FIFO16测试

使用特权

评论回复
地板
chinaycl|  楼主 | 2013-10-7 23:29 | 只看该作者
8位异步SLAVE FIFO

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

14

主题

26

帖子

0

粉丝