电磁辐射测试求助！

登录 · 发表于 2013-3-28 11:16

请教大侠，现在的电磁辐射报告如图，能否告诉我怎么解决？
线路板上有个24M的晶振，MCU内部倍频。是否跟这个有关系？
谢谢！

发表于 2013-3-28 12:05

与内部晶振有关系，正好是晶振的整数倍，可以对产品增加屏蔽处理

发表于 2013-3-28 12:28

赞同楼上

发表于 2013-3-28 12:44

另一方面检查产品线缆，是否存在交叉及平行

发表于 2013-3-28 14:52

skm2008 发表于 2013-3-28 12:05
与内部晶振有关系，正好是晶振的整数倍，可以对产品增加屏蔽处理

请问，除了屏蔽处理，在电路上有什么可以解决的办法吗？

发表于 2013-3-28 15:26

将晶振外壳接地，一定要良好！如果你的板上有往外连的线，在线上加电感！数据线接口附近对地接小电容！

发表于 2013-3-28 17:24

userchen 发表于 2013-3-28 14:52
请问，除了屏蔽处理，在电路上有什么可以解决的办法吗？

还可以在线缆端口进行隔离处理，信号是从线缆辐射出去的

发表于 2013-3-29 12:39

1,晶振外壳接地
2,晶振的地作下处理，不要与有干扰的地混接
3，晶振线上可串几十欧母的电阻来衰减一下强度
4，晶振在布局上要靠近MCU放置，PCB走线越短越好，晶体下不能有任何其它走线经过，晶体的背面PCB要有完整的地平面
5，另外就是电源或地线上看下纹波合不合附要求
希望能帮助到楼主解决问题。

发表于 2013-3-29 12:40

对线缆进行滤波处理，防止杂散谐波被接收天线接收

发表于 2013-3-30 11:56

1看图和24M晶体有关系，主要是看到了48M和96M左右的频点。但是除了这些还有一些在100M~200M之间有很多超标的频点。
2，解决24M的晶体可以在一些比较长的GpIO和线路上并10pf到底。
3，100M~200M不清楚你的布置图，不清楚你的外围的工作频率，有可能和外接设备有关。

发表于 2013-3-30 13:20

与系统的屏蔽与线缆的布置情况有密切的关系，如果考虑外部处理的话，可以从这些方面处理，内部处理涉及晶振的布线，pcb的改版

发表于 2013-3-30 22:12

acute1110 发表于 2013-3-30 11:56
1看图和24M晶体有关系，主要是看到了48M和96M左右的频点。但是除了这些还有一些在100M~200M之间有很多超标 ...

非常感谢各位帮助。暂时把晶振换成12M，用频谱仪看了下好很多。先去试试。

发表于 2013-4-2 12:40

userchen 发表于 2013-3-30 22:12
非常感谢各位帮助。暂时把晶振换成12M，用频谱仪看了下好很多。先去试试。 ...

高频辐射比较厉害，可以在满足要求的情况，尽量选择较低的频率的晶振

发表于 2017-3-17 16:49

看看LAYOUT，看测试波形不像是晶振引起的

发表于 2021-11-25 15:53

晶振或时钟的谐波，通过线缆辐射出去的，线缆要360屏蔽搭接，或者对线缆的每一根线做处理

电磁辐射测试 求助！