各位大侠,
在学VERILOG语言中有如下语句:
always @(state )
begin
case(state)
S0:
begin
repeat (3) @(posedge clkb5);//延时
end
S1:
begin
repeat (3) @(posedge clkb5);//延时
end
end
以上语句中若state触发了SO,则延时三个单位。若state在S0延时的三个时间单位中间又再次触发到S1,请问这样程序是不是关闭由S0引发的延时,从而执行新触发的S1的延时呢?
十分感谢!
|