发新帖我要提问
返回列表
打印

关于Verilog的两个小疑问

[复制链接]
1611|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
brace1108|  楼主 | 2013-3-30 16:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, verilo, Wire
1.为什么assign语句的赋值对象必须是wire类型，能解释一下吗？
2.在一个模块中，把所有的输出寄存，这样没有问题吧？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
resxpl| | 2013-3-31 11:23 | 只看该作者
1. assign给线网赋值, 应该用wire.

2. 语法没问题. 加寄存跟不加寄存,通常功能是有差别的.

使用特权

评论回复 赏
板凳
斩空之星| | 2013-3-31 15:53 | 只看该作者
wire用于连续性赋值

使用特权

评论回复 赏
地板
jakfens| | 2013-4-2 09:13 | 只看该作者
:D

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

brace1108
个人签名：每当我进入论坛，我总是为我自己贫乏的知识而感动惶恐不安。

13

主题

214

帖子

1

粉丝