打印

静态时序和动态时序

[复制链接]
3113|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
1003704680|  楼主 | 2013-3-30 19:15 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
---转载(不知出处。。。)
数字电路的时序性能主要取决于组合逻辑的延时。
1.1静态时序分析
静态时序分析是基于电路的拓扑结构,计算逻辑单元延时和互连延时,并对电路进行延时分析,找出影响电路时序的关键路径,确定电路能够工作的最高速度。
1.2动态时序仿真
动态时序仿真采用“事件驱动”的方法,通过在电路上加一系列随时间变化的激励向量来计算电路的时序行为。特点是用户在编写输入激励时会受到电路结构的限制,并且可能需要在不同的时钟频率下进行模拟和仿真,所耗费的时间长、软件运行速度慢。对于大规模电路来说,用户很难提供完备的激励文件,因此验证不充分。动态时序仿真非常适合于在给定的输入下对电路进行分析和差错。
1.3比较
静态时序分析是一种不需要激励的时序性能分析技术,其作用是分析电路时序的最坏情况,验证此时的电路性能是否满足用户的要求。由于不需要任何激励信号,因此速度快、验证充分。它能够找出电路中发生时序冲突的各个路径,即不符合用户时序需求的路径。但正是因为没有激励,因此无法获取电路所有的功能信息,以至于会分析实际并不存在的“伪路径”。而且静态时序分析只能分析同步时序电路,对异步时序电路的时序分析还不够成熟。
                                                      ---转载(不知出处。。。)

相关帖子

沙发
ifpga| | 2013-3-30 21:20 | 只看该作者

使用特权

评论回复
板凳
GoldSunMonkey| | 2013-3-30 22:52 | 只看该作者
感谢分享啊

使用特权

评论回复
地板
江南四月| | 2013-4-2 16:15 | 只看该作者
学习学习

使用特权

评论回复
5
ococ| | 2013-4-3 10:00 | 只看该作者
学习了

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:但行善事,不问前程!

554

主题

1007

帖子

2

粉丝