打印

难道处理3MSPS采样速率, ARM7就不能胜任了吗, 必须用FPGA?

[复制链接]
2187|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
formatC|  楼主 | 2008-7-22 22:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
难道处理3MSPS采样速率, ARM7就不能胜任了吗, 必须用FPGA?

请教下大家:
如果处理3MSPS采样速率,12位分辨率, 每隔20mS采样3mS, 产生
9K X 12位的数据, ARM7就不能胜任吗.

必须ARM7 配合CPLD, 硬件FIFO又很贵, 或直接上FPGA?

大家指点下, 方案该怎么考虑啊.

相关帖子

沙发
taoest| | 2008-7-23 01:01 | 只看该作者

3M

3M应该没问题吧。采用DMA,估计难度不大。
关键是你的ADC是怎么样的控制逻辑。

使用特权

评论回复
板凳
formatC|  楼主 | 2008-7-23 07:23 | 只看该作者

谢谢TAOEST指点.

您的意思是不是:
  这个ARM7必须带有外部总线, 而且至少是16位的
  AD的控制逻辑正好能和ARM相接做 DMA,
 
是不是这个意思呢?

还有个问题:  采样数据间隔300nS,   ARM7的IO速度怕没有那么快吧

谢谢您的热心指点.


使用特权

评论回复
地板
wswh2o| | 2008-7-23 09:08 | 只看该作者

IO不行挂在总线上

使用特权

评论回复
5
formatc| | 2008-7-23 15:59 | 只看该作者

使用特权

评论回复
6
后学| | 2008-7-23 19:49 | 只看该作者

re

关键在于os。。。

使用特权

评论回复
7
zgl7903| | 2008-7-23 20:01 | 只看该作者

个人见解

根据选用的AD和接口方式,把采集过程的代码写出来,编译优化 软调 看看一个周期需要多少时钟周期,考虑存储器读写速度的余量,这样至少有一个依据

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

23

主题

101

帖子

0

粉丝