发新帖我要提问
返回列表
打印

关于DDR_SDRAM的差分时钟触发的问题

[复制链接]
2558|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
fanfanjwj|  楼主 | 2013-4-2 10:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, 触发, 时钟, SDRAM, ge
最近在做关于DDR_SDRAM的操作，FPGA主时钟为50M.通过原语的OBUFDS把sys_clk分成ck和ck#给到DDR的差分时钟上，DDR会通过双时钟采集数据，我搞不懂那在写程序的时候，我用时钟触发操作指令还是不是和以前一样always @ (posedge sys_clk or negedge rst)这样写啊，还是要使用别的写法，那位搞过DDR的给点指导啊~~~~~~~~~~~~~~~~~~~~~~~

使用特权

评论回复 赏

相关下载

相关帖子
沙发
lwq030736| | 2013-4-2 13:20 | 只看该作者
差分时钟是物理传输方面的说法
跟你选择用2.5V还是3.3V是一个道理
在代码里当正常时钟用就行了
你想用上升沿就用上升沿，想用下降沿就用下降沿，或者双沿都行

使用特权

评论回复 赏
板凳
fanfanjwj|  楼主 | 2013-4-2 13:30 | 只看该作者
lwq030736 发表于 2013-4-2 13:20
差分时钟是物理传输方面的说法
跟你选择用2.5V还是3.3V是一个道理
在代码里当正常时钟用就行了

比如说我FPGA主时钟是50M,我用这个时钟的上升沿触发写程序的话，那对于DDR来说他的差分时钟频率就应该是100M了吧？

使用特权

评论回复 赏
地板
lwq030736| | 2013-4-2 16:22 | 只看该作者
fanfanjwj 发表于 2013-4-2 13:30
比如说我FPGA主时钟是50M,我用这个时钟的上升沿触发写程序的话，那对于DDR来说他的差分时钟频率就应该是1 ...

不是

使用特权

评论回复 赏
5楼
fanfanjwj|  楼主 | 2013-4-2 18:14 | 只看该作者
lwq030736 发表于 2013-4-2 16:22
不是

那应该是多少~~~~~~~~~等待中

使用特权

评论回复 赏
6楼
lwq030736| | 2013-4-3 10:40 | 只看该作者
fanfanjwj 发表于 2013-4-2 18:14
那应该是多少~~~~~~~~~等待中

还是50M
只是DDR是双沿触发

使用特权

评论回复 赏
7楼
myx0709| | 2013-4-3 10:45 | 只看该作者
等待答案

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

fanfanjwj

8

主题

63

帖子

2

粉丝