问一个问题关于软核的速度

只看该作者 · 2013-4-3 17:58

Xilinx和 Altera 的器件都支持一个32位RISC 软核，现在想问一下大家，如果这个软核的时钟是100MHZ
而我其他的模块时钟是50MHZ 到底哪个更快些？比如在软核中让一个输出引脚不断反转 while（1）
{
PIO=1;
PIO=0;
}

我用verilog 写个 always @（posedge clk_50Mhz）

PIO_1<=~PIO_1；

到底哪个执行的快？

只看该作者 · 2013-4-3 19:16

这个问题有意思，我也不知道哪个快？

不过我倾向于软核

只看该作者 · 2013-4-3 20:21

软核肯定没有逻辑快，一般的软核采用流水线线结构，一个
while（1）
{
PIO=1;
PIO=0;
}
里面是有好几条指令的，而且指令是相关的，无法优化，执行时必须暂停流水线。
这最少有三条指令，如果流水线为3级，那这个操作至少要9个clk
100/9跟50/2那个快?结果是显而易见的。

1万 · 2013-4-3 22:10

我觉得逻辑快，软核还有其他的消耗

2万 · 2013-4-4 01:40

FPGA 玩软核，性能不如10元的 M3，自己掂量着看吧

只看该作者 · 2013-4-4 10:58

drentsi 发表于 2013-4-3 20:21
软核肯定没有逻辑快，一般的软核采用流水线线结构，一个
while（1）
{

有道理

只看该作者 · 2013-4-4 11:01

王紫豪发表于 2013-4-4 01:40
FPGA 玩软核，性能不如10元的 M3，自己掂量着看吧

不过，我前段时间纠结的一段算法，放在软核里实现，方便很多。 double float 随便定义。

2万 · 2013-4-4 13:32

cuianbin 发表于 2013-4-4 11:01
不过，我前段时间纠结的一段算法，放在软核里实现，方便很多。 double float 随便定义。 ...

效率不敢恭维。。。。

只看该作者 · 2013-4-4 13:33

麻烦的算法还是放软核的好，灵活啊。硬核的速度也要看你设计了，不见得会快过软核，按你上面的这个翻转写法，肯定硬核快了，如果期间的组合时间够短，拿就够快，不过你的时钟也要提高，这样才能体现这个“快”字。再拿上面你的举例来说，软核再快就是你的系统时钟，如只能到100M，硬核如果有可能到1G都没有关系了，不就翻转吗？！