我的4046为什么在锁定1K频率时,会在高电平时出现一个低脉冲

[复制链接]
2644|2
 楼主| liuswallow 发表于 2007-6-23 15:24 | 显示全部楼层 |阅读模式
电路图如下,测试时,我将Div_out与PLL_out(4046的3脚4脚)短上了,感觉跟踪得很好,但将示波器时间减小,会看到在高电平时有一个很短的低脉冲.这到底是怎么回事呢
https://bbs.21ic.com/upfiles/img/20076/2007623151040217.jpg
 楼主| liuswallow 发表于 2007-6-23 15:25 | 显示全部楼层

我画了一个显波器的示意图

 楼主| liuswallow 发表于 2007-6-25 08:43 | 显示全部楼层

哪位兄弟指点一下呀

您需要登录后才可以回帖 登录 | 注册

本版积分规则

11

主题

44

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部