发新帖我要提问
返回列表
打印

51与fpga通信错误图

[复制链接]
1428|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
huoxingshu|  楼主 | 2007-7-23 10:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 通信, Quartus, UART, 时序
是用quartus中的在线逻辑分析仪得到的图，是在51对fpga连续读时的时序，但是wr不定期的被拉低，我想不明白。以前在没加电阻（51的wr、rd与fpga之间）的时候也有这种状况，后来加了就没有。
相关链接:https://bbs.21ic.com/upfiles/img/20077/200772310748952.rar

使用特权

评论回复 赏

相关下载

相关帖子
沙发
huoxingshu|  楼主 | 2007-7-23 10:13 | 只看该作者

51与fpga通信错误图

图在这里

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

huoxingshu

17

主题

44

帖子

0

粉丝