这是我的代码
`include "divider.v"
module led(
output reg LED, // 低电平有效
input rst_n, // 异步置零
input CLOCK_50 // 50 MHz 时钟
);
wire clk_1_Hz; // 1秒钟
divider divider_50M ( // 例化分频器
.o_clk(clk_1_Hz),
.rst_n(rst_n),
.i_clk(CLOCK_50)
);
always @ (posedge clk_1_Hz)
if (!res_n)
LED <= 0;
else
LED <= ~LED;
endmodule
这段代码没有问题，闪烁也正常，但是感觉always @ (posedge clk_1_Hz)使系统中存在异步逻辑
请问怎么将这个异步逻辑同步化呢？ |
楼主
标题置顶
标题高亮
