25
279
844
高级技术员
未命名.jpg (59.64 KB )
下载附件
2013-4-18 09:09 上传
使用特权
13
909
2792
初级工程师
未命名.jpg (67.89 KB )
2013-4-18 09:45 上传
kdurant 发表于 2013-4-18 09:41 恩,你说的有道理 为什么rdempty在写进数据后隔了很长时间才变低?
0
1619
5292
VIP会员
ifpga 发表于 2013-4-18 09:19 时钟肯定是一直要有的 不然要 rdreq 干嘛
kaiseradler 发表于 2013-4-18 11:21 设计有问题!这个是异步fifo,读写不能同时!因为时钟不一样!
kdurant 发表于 2013-4-18 11:19 先不说时序上有什么影响,这样做可以吗?
kaiseradler 发表于 2013-4-18 16:23 ,无语。您老做到现在的fpga?难道这个都不知道?异步fifo读写分开!当然是写完了 通知别人读! 要同 ...
QQ截图20130418212410.png (12.41 KB )
2013-4-18 21:24 上传
9
651
2033
kdurant 发表于 2013-4-18 21:25 异步FIFO还是可以同时读写的
2013-4-19 14-30-28.png (16.49 KB )
2013-4-19 14:31 上传
2013-4-19 16-58-57.png (15.48 KB )
2013-4-19 16:59 上传
发表回复 本版积分规则 回帖后跳转到最后一页
发帖类勋章
时间类勋章
人才类勋章
等级类勋章
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号