打印

单片机死机有一种误读:))

[复制链接]
2242|19
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zenyin|  楼主 | 2007-12-11 16:13 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
作为一个道地的电子工程师作自己的产品时不可能不用到看门狗软的硬的都来,可系统照样死机,于是有一种说法,"程序死在喂狗程序上"你好可怜哦,几十K程序不死就死在你 SETB 看门狗 CLR 看门狗,或者MOV 看门狗定时器,#0XXH上了.前几年有个我教学生做电力有效值自动补偿系统,那高压柜里"低压3000V"就是老死机,德国黑背警犬狗都没起作用,后来我告诉学生先别动,抓过现行好分析,我去了,测了一下单片机电源电压你知道有多少V只有1.9V,呵呵先说不是电源带载问题哈,原来是单片机在强干扰下进入了"衬底可控硅锁定状态"!其实找到问题就已经解决问题了!改造电源改造复位电路,然后试验性地去掉所有的看门狗观察一周,一次没死过机,后来情况怎么样我不知道了,这次算我走运终于算找到一次免费电磁兼容性测试场所.

相关帖子

沙发
xwj| | 2007-12-11 16:17 | 只看该作者

呵呵,只能说那个学生太菜了:-)

使用特权

评论回复
板凳
qihao| | 2007-12-11 20:41 | 只看该作者

谁让他自己作电源而不买电源!

活该!

使用特权

评论回复
地板
zusen| | 2007-12-11 21:06 | 只看该作者

不关狗的事

使用特权

评论回复
5
jack.king| | 2007-12-11 22:36 | 只看该作者

怎么在软件里面提高抗干扰性能呢?

使用特权

评论回复
6
computerQQ| | 2007-12-12 08:45 | 只看该作者

单片机复位能否解除这种锁定?

使用特权

评论回复
7
123654789| | 2007-12-12 08:47 | 只看该作者

/////////

使用特权

评论回复
8
123654789| | 2007-12-12 08:50 | 只看该作者

////////////////////

////////////////////

使用特权

评论回复
9
xwj| | 2007-12-12 09:02 | 只看该作者

呵呵

使用特权

评论回复
10
arm86| | 2007-12-12 09:03 | 只看该作者

“误读”一词被误读,甚至误用

误读也就罢了,误用就麻烦了

使用特权

评论回复
11
幸福DE饭团| | 2007-12-12 09:27 | 只看该作者

真不知道这样的学生是谁教的

使用特权

评论回复
12
农民讲习所| | 2007-12-12 09:51 | 只看该作者

路过

使用特权

评论回复
13
mohanwei| | 2007-12-12 13:17 | 只看该作者

LG LG LG LG LG LG LG LG LG LG LG LG LG

使用特权

评论回复
14
sharks| | 2007-12-12 21:10 | 只看该作者

非常赞同楼主!!

   大家可以做一个简单的实验:拆一个打火机的电火花芯,能产生10KV脉冲。找一个51系统,随便往PCB上打(甚至对地也可以),就能看到死机。
   有一定概率干扰导致复位,一部分概率导致死机,复位能恢复。还有一部分死机复位也没用。此时可以观察到电源电流猛增,这是芯片发生栓锁的典型特点。一般可以理解为IO保护二极管PN-PN结构构成可控硅,平时就两二极管,一头VCC一头GND,保护用的。一旦错误的电荷注入,会导致可控硅效应导通,直接降VCC短路到GND

使用特权

评论回复
15
szhgx26| | 2007-12-12 23:41 | 只看该作者

又长见识了!楼主真是高人!

http://www.2ic.tw/html/29/t-263629.html
CMOS寄生NPN
字体: 小 中 大 | 打印 发表于: 2005-11-25 22:25    作者: 猴子    来源: 半导体技术天地 

其实他就是两个寄生的三极管连接起来的一个四层PNPN结构锁形成的寄生可控硅所造成的。等一下会有一个剖面图(图1)和他的等效电路(图2) 

根据等效电路结合可控硅触发条件的: 
a.npn管的β和pnp的β的乘积不小于1,即βnpn×βpnp>=1; 
b.横向pnp和纵向npn管的发射极均为正向偏置; 
c.电源提供的电流大于或等于可控硅锁定的维持电流(30-50mA)。 

当电源电压发生跳动时,很容易造成CMOS电路瞬间击穿,从而硬气寄生可控硅锁定。电源电流较大时,一旦寄生可控硅触发,即可进入锁定状态。 
为了能够抑制这种闭锁效应,在进行CMOS电路设计的时候可采取的方法有很多,在这里我们仅从版图设计的角度来阐述,如何减小闭锁效应。由上面的分析可知应该设法减小横向电流密度;减小横向电阻;减小βpnp的值。 
为了能实现上述目标,在版图设计时,可以采取以下办法: 

一、合理布置电源接触孔,减小横向电流密度和横向电阻 
(1)采用接衬底的环形Vdd电源线,并尽可能将衬底背面接Vdd。 
(2)加多电源Vdd和Vss的接触孔,并加大接触面积。 
(3)对每个接Vdd的孔,都要在相邻的阱中配以对应的Vss接触孔,以便加多并行的电流通路。 
(4)尽量使Vdd和Vss接触孔的长边相互平行。 
(5)接Vdd的孔要尽可能安排的离阱近一些。 
(6)接Vss的孔要尽量安排在阱的所有边上。 

二、采用伪收集极 如图3所示,在P-阱和PMOSFET的P+漏区之间,安排一个接地的由P-和P+组成的区域,这个区域被称为伪收集极。它可以收集由横向pnp管发射极注入进来的空穴,这就阻止了纵向npn管的基极注入,从而有效减小了βpnp。 

三、采用保护环 如图4,保护环可以有效地降低横向电阻和横向电流密度。同时,由于加大了PNP管的基区宽度,使βpnp有所下降。 

四、尽可能使P-阱和PMOS管的P+区离的院一些 例如可以把输出极的NMOS管和PMOS管放在压焊块的两侧,从而可以减小βpn


使用特权

评论回复
16
szhgx26| | 2007-12-12 23:42 | 只看该作者

2

使用特权

评论回复
17
szhgx26| | 2007-12-12 23:43 | 只看该作者

3

使用特权

评论回复
18
szhgx26| | 2007-12-12 23:43 | 只看该作者

4

使用特权

评论回复
19
szhgx26| | 2007-12-13 00:10 | 只看该作者

大家还是虚心学习吧,别自以为是!

使用特权

评论回复
20
fsaok| | 2007-12-13 08:18 | 只看该作者

高!

szhgx26 的图很详细,收藏,谢谢。

楼主的认真研究精神值得我们学习。当一个单片机出问题的时候,太多人认为用狗就解决,

我不赞同凡事用狗的方法。

打个比方吧,人,如果生病就去看医生,但生病的时候毕竟不能好好工作,所以设计时候,就要保证尽量不生病,医生最好是永远待岗!

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

90

主题

393

帖子

5

粉丝