上拉电阻和下拉电阻

发表于 2013-4-25 23:00

大家来说下用处吧

发表于 2013-4-25 23:01

上拉电阻：当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

发表于 2013-4-25 23:03

OC门电路必须加上拉电阻，才能使用。

发表于 2013-4-25 23:03

为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

发表于 2013-4-25 23:05

在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。

发表于 2013-4-25 23:05

芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

发表于 2013-4-25 23:07

提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

发表于 2013-4-25 23:07

长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

发表于 2013-4-25 23:18

通过上拉或下拉来增加或减小驱动电流

发表于 2013-4-26 16:10

用处很多，看你怎么设计了，最长见得就是OC门

发表于 2013-4-26 17:11

上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,下拉同理.上拉是对器件注入电流，下拉是输出电流,弱强只是上拉电阻的阻值不同，没有什么严格区分,对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

发表于 2013-4-26 18:56

上、下拉电阻
1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

上拉电阻
2、OC门电路必须使用上拉电阻，以提高输出的高电平值。
3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰

发表于 2013-4-26 18:57

http://baike.baidu.com/view/1106477.htm
这是百度链接你仔细看看呗

发表于 2013-4-26 20:16

上拉可以提高驱动能力，或远距离传输

发表于 2013-4-26 22:36

学习了

发表于 2013-4-26 22:54

上拉：通过一个电阻对电源相连。下拉：通过一个电阻到地。
上下拉一般有两个用处：提高输出信号的驱动能力、确定输入信号的电平（防止干扰）。

发表于 2013-4-27 12:09

跟着各位在了解下的啊

发表于 2014-4-7 13:16

所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信号数据信号等。下拉，就是通过一个电阻将信号接地，一般用于保护信号。
这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。
假如没有上拉，时钟和数据信号容易出错，毕竟，CPU的功率有限，带很多BUS线的时候，提供高电平信号有些吃力。而一旦这些信号被负载或者干扰拉下到某个电压下，CPU无**确地接收信息和发出指令，只能不断地复位重启。
假如没有下拉，保护电路极易受到外界干扰，使CPU误以为被保护对象出问题而采取保护动作，导致误保护。

发表于 2014-4-10 23:28

提高驱动能力

发表于 2014-4-10 23:28

尤其是写的时候，驱动不起来的

[技术求助] 上拉电阻和下拉电阻

相关帖子

浏览过的版块

欢快之小溪

技术高手奖章

社区建设奖章

经常做客

核心会员奖章

坚毅之洋流

七世轮回

技术领袖奖章

突出贡献奖章

湍急之河流

常驻人口

缘定三生

技术奇才奖章

十世金身

荣誉元老奖章

技术新星奖章

涓涓之细流

以坛为家